Changes between Version 43 and Version 44 of SoclibCourseTp6

Timestamp:

Nov 4, 2014, 1:17:48 PM (11 years ago)

Author:

alain

Comment:

--

SoclibCourseTp6

@@ -94 +94 @@
 = 3 Instrumentation =
 
-Le composant !VciXcacheWrapper contient un certains nombres de compteurs permettant d'afficher des statistiques sur le comportement du processeur et du cache. Ces compteurs sont les variables membre de la classe !VciXcacheWrapper qui sont préfixées par '''m_'''. Ces compteurs d'instrumentation se comportent 
-comme des registres: ils sont donc initialisés lors du reset et sont incrémentés dans la fonction de transition.
+Le composant !VciXcacheWrapper contient un certains nombres de compteurs permettant d'afficher des statistiques sur le comportement du processeur et du cache. Bien qu'ils ne participent pas au fonctionnement du cache, ces compteurs se comportent comme des registres: ils sont donc initialisés lors du reset et sont incrémentés dans la fonction de transition. Du point de vue implémentation, ces registres d'instrumentations sont les variables membre de la classe !VciXcacheWrapper qui sont préfixées par '''m_'''. 
 
 Répondez précisément aux questions suivantes:
@@ -114 +113 @@
 = 4 Modification du composant !VciXcacheWrapper = 
 
-Lorsque la latence des transactions est importante, le processeur est souvent gelé en raison de requêtes d'écriture qui ne peuvent être satisfaites car le tampon d'écritures est plein. Lorsque le tampon d'écriture est plein, le coût des miss augmente, si les écritures sont prioritaires par rapport aux lectures.
+Lorsque la latence des transactions est importante, le processeur est souvent gelé en raison de requêtes d'écriture qui ne peuvent être satisfaites car le tampon d'écritures est plein. 
+Plus ennuyeux, lorsque le tampon d'écriture est plein, le coût des miss augmente, car les écritures sont prioritaires par rapport aux lectures.
  
-On souhaite donc modifier le contrôleur de cache pour qu'il utilise un tampon d'écritures plus évolué, permettant de ne pas attendre la réponse à une transaction d'écriture (n) pour envoyer la commande de la transaction (n+1). On souhaite également que les transactions de lecture - qui entraînent un gel du processeur - soient prioritaires par rapport aux transactions d'écriture, quand les adresses sont différentes.  
+On souhaite donc modifier le contrôleur de cache pour qu'il utilise un tampon d'écritures plus évolué, permettant de ne pas attendre la réponse à une transaction d'écriture (n) pour envoyer la commande de la transaction (n+1). On souhaite également que les transactions de lecture - qui entraînent un gel du processeur - soient prioritaires par rapport aux transactions d'écriture, lorsque l'adresse de lecture ne correspond à aucune adresse  d'écriture en attente dans le tampon d'écriture.  
 
 == 4.1 Tampon d'écritures postées ==