Changes between Version 7 and Version 8 of SoclibCourseTp6

Timestamp:

Nov 4, 2009, 3:05:08 PM (16 years ago)

Author:

alain

Comment:

--

SoclibCourseTp6

@@ -56 +56 @@
 des processeurs. En effet, seule l'enrée IRQ[0] est urilisée, et les 5 autres entrées doivent être connectées à un ''signal'' ayant la valeur '''false'''.
 
-Pour modéliser un signal (ou plusieurs signaux) possédant une valeur constante false, on instancie dans chaque cluster un pseudo-composant matériel '''VciBlackhole''' possédant le nombre de ports de sortie nécéssaires :
-Le nom de ces ports est '''p_socket[i]'''.
+Pour modéliser un signal (ou plusieurs signaux) possédant une valeur constante false, on instancie dans chaque cluster un pseudo-composant matériel '''!VciBlackhole''' possédant le nombre de ports de sortie nécéssaires :
+
 {{{
      VciBlackhole<tlm::tlm_initiator_socket<> > fake0("fake0", 5);