TP7 : Modélisation TLM-DT

1 Objectifs

Le principal objectif de la modélisation TLM-DT (Trasaction Level Modeling with Distributed Time) est d'accélérer la vitesse de simulation du prototype virtuel, au prix d'une légère perte de précision temporelle. Cette accélération est particulièrement importante dans le cas d'architectures multi-processeurs comportant un grand nombre de processeurs, puisque le temps de simulation augmente proportionnellement au nombre de processeurs.

Le but de ce TP est donc de modéliser, et de simuler en TLM-DT l'architecture quadri-clusters du TP5.

2 Top-Cell TLM-DT

Pour chaque composant matériel de la bibliothèque SoCLib, il existe en principe deux modèles de simulation: un modèle CABA (que vous connaissez délà), et un modèle de simulation TLM-DT.

Comme les communications entre composants en TLM-DT utilisent des appels de fonctions et non des signaux, l'écriture de la top-cell décrivant l'architecture matérielle est simplifiée. .

Les prototypes des constructeurs TLM-DT ressemblent beaucoup aux prototypes des constructeurs CABA. La principale différence est que les composants d'interconnexion (VciVgmn et VciLocalCrossbar) n'utilisent pas le paramètre template vci_param. En principes les noms des ports sont identiques pour les modèles CABA et TLM-DT (même si le mécanisme de communication est très différent. Prenez le temps de consulter la documentation des composants ​ici).

La modélisation TLM-DT correspondant à une représentation plus abstraite de l'architecture, on n'a pas besoin de décrire précisément les largeurs des différentes nappes de fils de l'interface VCI. On se contente de préciser le type C++ utilisé pour véhiculer les adresses et les données :

     typedef VciParams<uint32_t, uint32_t> vci_param;

C'est la description de la connectique qui est la plus profondément modifiée : La modélisation TLM-DT ne permet que des connexions point à point entre deux ports de deux composants matériels : Pour connecter le port px du composant A au port py du composant B , on ne fait plus référence à un signal intermédiaire, et on écrit directement :

     (A.px)(B.py);

ou de façon équivalente :

     (B.py)(A.px);

Si un composant C possède un vecteur de ports indexés, chaque élément pz[i] est en fait un pointeur sur un port, et il faut écrire :

     (A.px)(*C.pz[i]);

• Les signaux CK et RESETN des modèles CABA sont des signaux multi-points, mais ces deux signaux ne sont plus représentés explicitement dans la modélisation TLM-DT.
• Les signaux VCI sont des connexions point-à-points, qui s'expriment très simplement en TLM-DT.
• Les signaux correspondant à des lignes d'interruption sont également des signaux point-à-point.

Tous les ports d'un module doivent être explicitement connectés. En CABA, les entrées inutilisées d'un composant sont généralement connectées à un même signal possédant la valeur constante false. Dans l'architecture à 4 clusters qui nous intéresse, ceci concerne par exemple les ports IRQ[1] à IRQ[5] des processeurs MIPS, ou certaines entrées des composants ICU, puisque le vecteur d'interruption comporte 4 entrées (TIMER, TTY, IOC et DMA), mais les clusters 2 et 3 n'utilisent que deux ligne d'interruption (TIMER et TTY). clusters ne contiennent que

Puisqu'en TLM-DT, les connexions multi-points sont interdites, , on instancie dans chaque cluster un pseudo-composant matériel VciBlackhole possédant le nombre de ports nécéssaires pour connecter les ports inutilisés des composants processeurs et ICU:

     VciBlackhole<tlm::tlm_initiator_socket<> >*  fake[4];
     fake[0] = new VciBlackhole<tlm::tlm_initiator_socket<> >("fake_0", 6);
     fake[1] = new VciBlackhole<tlm::tlm_initiator_socket<> >("fake_1", 6);     
     fake[2] = new VciBlackhole<tlm::tlm_initiator_socket<> >("fake_2", 7);     
     fake[3] = new VciBlackhole<tlm::tlm_initiator_socket<> >("fake_3", 7);

Dans l'exemple ci-dessous, la variable fake est un tableau de 4 pointeurs. Chacun de ces pointeurs fake[i] pointe sur un module de type VciBlakhole? possédant le nom fake_i, et possédant soit 6 ports, soit 7 ports. On connecte ensuite ces ports p_socket[i] de ces pseudo-composants aux ports inutilisés du processeur ou de l'ICU:

    for( size_t n = 0 ; n <5 ; n++) (*mips0.p_irq[n+1])(*fake0.p_socket[n]);

Il ne faut pas oublier d'inclure le fichier vci_blackhole.h dans la top-cell, et de compléter le fichier de description de la top-cell en conséquence.

Enfin le lancement de la simulation se réduit à la ligne suivante :

     sc_start();

3 Travail à réaliser

Créez un répertoire TP7 pour ce TP, et placez-vous dans ce répertoire.

Modifiez la top-cell de l'architecture quadri-clusters du TP5, que vous renommerez tp7_tlmdt_top.cpp, ainsi que le fichier de description utilisé par soclib-cc, que vous renommerez tp7_tlmdt_top.desc.

Vous pouvez conserver sans modifications les différents répertoires et fichiers définissant le code binaire du logiciel embarqué utilisés (et validés) dans le TP5. Recopiez donc ces répertoires dans le répertoire TP7, et regénérez le code binaire.

Générez le simulateur TLM-DT en utilisant soclib-cc, et lancez la simulation.

La modélisation TLMDT permet de réduire les temps de simulation, au prix d'une légère perte de précision temporelle. Comparez la modélisation CABA et la modélisation TLMDT en simulant la méme application logicielle s'exécutant pendant 10 millions de cycles sur la même architecture matériellemodélisée en CABA (TP5) et en TLMDT (TP6).

• Quelle est le rapport des temps de simulation CABA et TLMDT (temps de simulation mesurés en secondes) ?
• Quelle est la perte de précision (en pourcentage) ?

Pour évaluer la terte de précision, on comparera les dates des interruptions affichées par la simulation TLMDT (approximative) aux dates affichées par la simulation CABA (exacte). Et on calculera l'erreur relative par rapport à la valeur de la période. On pourra faire cette comparaison pour différentes valeurs de la période du timer.

4 Compte-rendu

Il ne vous est pas demandé de compte-rendu pour ce TP, mais on vous demandera une démonstration de votre simulateur au début du TP de la semaine suivante...