Changes between Version 7 and Version 8 of SoclibCourseTp7
- Timestamp:
- Jan 3, 2014, 7:49:15 PM (11 years ago)
Legend:
- Unmodified
- Added
- Removed
- Modified
-
SoclibCourseTp7
v7 v8 11 11 prototype virtuel, au prix d'une légère perte de précision temporelle. Cette accélération est 12 12 particulièrement utile dans le cas d'architectures multi-processeurs comportant un 13 grand nombre de processeurs, puisque 14 le temps de simulation augmente proportionnellement au nombre de processeurs. 13 grand nombre de processeurs, puisque le temps de simulation augmente proportionnellement au nombre de processeurs. 15 14 16 Le but de ce TP est donc de modéliser, et de simuler en TLM-DT l'architecture quadri- clusters du TP5.15 Le but de ce TP est donc de modéliser, et de simuler en TLM-DT l'architecture quadri-processeurs du TP4. 17 16 18 17 = 2 Top-Cell TLM-DT = … … 23 22 24 23 Les prototypes des constructeurs TLM-DT des composants matériels ressemblent beaucoup aux prototypes des constructeurs CABA. 25 La principale différence est que les composants d'interconnexion ('''!VciVgmn''' et '''!VciLocalCrossbar''') 26 n'utilisent pas le paramètre template '''vci_param'''. 24 La principale différence est que le composant d'interconnexion '''!VciVgmn''' utilisent pas le paramètre template '''vci_param'''. 27 25 L'autre différence est qu'il n'existe pas de modèle TLM-DT pour le composant '''VciSimpleRam''', et qu'on utilisera 28 26 donc le composant '''VciRam''', qui possède les mêmes arguments, et le même interface. … … 41 39 C'est la description de la connectique qui est la plus profondément modifiée : 42 40 La modélisation TLM-DT ne permet que des connexions point à point entre deux ports de deux composants 43 matériels : Pour connecter le port px du composant A au port py du composant B, on ne fait plus référence à un signal intermédiaire, et on écrit directement :41 matériels : Pour connecter le port '''px''' du composant '''A''' au port '''py''' du composant '''B''' , on ne fait plus référence à un signal intermédiaire, et on écrit directement : 44 42 {{{ 45 43 (A.px)(B.py); … … 56 54 57 55 * Les signaux CK et RESETN des modèles CABA sont des signaux multi-points, mais ces deux signaux ne sont plus représentés explicitement dans la modélisation TLM-DT. 58 * Les signaux VCI sont des connexions point-à-points, qui s'expriment très simplement en TLM-DT.56 * Les signaux VCI sont des connexions point-à-points, qui s'expriment donc très simplement en TLM-DT. 59 57 * Les signaux correspondant à des lignes d'interruption sont également des signaux point-à-point. 60 58 61 Tous les ports d'un module doivent être explicitement connectés. En CABA, les entrées inutilisées d'un composant sont généralement connectées à un même signal possédant la valeur constante ''false''. Dans l'architecture à 4 clusters qui nous intéresse, ceci concerne par exemple les ports IRQ[1] à IRQ[5] des 59 Tous les ports d'un module doivent être explicitement connectés. En CABA, les entrées inutilisées d'un composant sont généralement connectées à un même signal possédant la valeur constante ''false''. 60 Dans l'architecture quadri-processeurs qui nous intéresse, ceci concerne par exemple les ports IRQ[1] à IRQ[5] des 62 61 processeurs MIPS, ou certaines entrées des composants ICU, puisque le vecteur d'interruption comporte 4 entrées (TIMER, TTY, IOC et DMA), mais les 63 62 clusters 2 et 3 n'utilisent que deux ligne d'interruption (TIMER et TTY).
