= Système !ManyCore =

Cours conçu par Alain Greiner sur les systèmes manycore du point de vue de l'architecture et du système d'exploitation. Le cours et les travaux pratiques s'appuient sur la bibliothèque de prototypage [http://www.soclib.fr/trac/dev SoClib], l'architecture manycore [https://www-soc.lip6.fr/trac/tsar TSAR] et le système d'exploitation [https://www-soc.lip6.fr/trac/almos-mkh ALMOS-MKH].

Responsable du cours : Franck Wajsbürt

{{{#!protected

== Cours ==

 * [htdocs:cours/SMC_C1_parallelisme.pdf C1 : Parallélisme]
 * [htdocs:cours/SMC_C2_infrastructure_de_comm.pdf C2 : Infrastructure de communications]
 * Exercice de design sur le VGSB
 * [htdocs:cours/SMC_C4_DSPIN.pdf C4 : DSPIN]
 * [htdocs:cours/SMC_C5_cacheL1.pdf C5 : Cache L1]
 * [htdocs:cours/SMC_C6_tsar.pdf C6 : TSAR]
}}}
 
== Travaux Pratiques ==

 [https://moodle-sciences-24.sorbonne-universite.fr/course/view.php?id=29 Page de dépot des comptes-rendus sur Moodle]

 * [wiki:SoclibCourseTp1 TP1 : Prototypage Virtuel avec Soclib] 
 * [wiki:SoclibCourseTp2 TP2 : Protocole VCI/OCP]
 * [wiki:SoclibCourseTp3 TP3 : Processeurs programmables]
 * [wiki:SoclibCourseTp4 TP4 : Architectures multi-processeurs et périphériques] 
 * [wiki:SoclibCourseTp5 TP5 : GDB Server & architectures clusterisées] 
 * [wiki:SoclibCourseTp6 TP6 : Modélisation d'un contrôleur de cache à interface VCI] 
 * [wiki:smc1 TP7 : TSAR & ALMOS-MKH] 
 * [wiki:smc2 TP8 : ALMOS-MKH / Procédure de boot] 
 * [wiki:smc8 TP9 : ALMOS-MKH / Mémoire virtuelle paginée]
 * [wiki:smc3 TP10 : ALMOS-MKH / Processus et threads]
 * [wiki:smc9 TP11 : ALMOS-MKH / Système de fichiers distribué]
 * [wiki:smc5 TP12 : ALMOS-MKH / Accès aux périphériques] 



== Annales MPSoC (fichiers .pdf) ==

 * sujet 2009 [attachment:examen-MPSOC_2009.pdf]
 * sujet 2011 [attachment:examen-MPSOC_2011_mars.pdf]