


Architecture Interne AM2901

Université Pierre et Marie Curie
Master ACSI
Outils pour la Conception VLSI

AM2900


- AdvancedMicroDevices, 1975
- Famille de circuits pour processeurs entranchés
 - AM2901: ALU+décalage
 - + AM2910: micro-séquenceur
 - + plusieurs dizaines d'autres

Processeur




Vued'ensembleAM2901


- ALU4bits:ArithmeticalandLogicalUnit
- 16registresgénéraux4bits
- 1accumulateur4bits
- 8opérations+4décalagesdebits
- 40broches




Architectureinterne



Architectureinterne




ALU




- Boîte à opérations enfonction de l'instruction **i[5:3]**
+- ORANDXORNXOR
- **cin** et **cout** pour permettre en cascade les ALU
- les drapeaux donnent des informations sur le résultat
zero, signe, ovr, np, ng

ALU:instructions






instruction	Effet
0	r + s
1	s - r
2	r - s
3	r OR s
4	r AND s
5	\overline{r} AND s
6	r XOR s
7	r NXOR s

ALU:flags





flags	définition
signe	bit de poids fort de $F : F[3]$
zero	à 1 si $F == 0$
overflow ovr	dépassement de capacité encpl. à 2 i.e. le résultat a le bon signe.
propagation np	à 0 si les données r et s permettent la propagation d'une éventuelle retenue. si $np == 0$ alors si $cin == 1$ alors $cout = 1$
génération ng	à 0 si les données r et s génèrent une retenue en sortie quelque soit la retenue en entrée. si $ng == 0$ alors $cout = 1$

ALU: additionbità bit




Additionneur
3 nombres de 1 bit

ALU: additionbità bit




cin	$r[0]$	$s[0]$	$c[0]$	$F[0]$
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1




Additionneur
3 nombres de 1 bit

ALU: additionbità bit




$$\begin{array}{r} c[2]c[1]c[0] \\ r[3]r[2]r[1]r[0] \\ + s[3}s[2}s[1}s[0] \\ \hline cout \quad F[3]F[2]F[1]F[0] \end{array}$$

$$\begin{aligned} F[0] &= \text{cin} \oplus r[0] \oplus s[0] \\ c[0] &= \text{cin}.(r[0]+s[0])+r[0].s[0] \end{aligned}$$




Additionneur
3 nombres de 1 bit

ALU: propagation et génération



$$\begin{array}{r}
 c[2]c[1]c[0] \\
 r[3]r[2]r[1]r[0] \\
 + s[3}s[2}s[1}s[0] \\
 \hline
 cout \quad F[3]F[2]F[1]F[0]
 \end{array}$$


$$\begin{aligned}
 F[0] &= \text{cin} \oplus r[0] \oplus s[0] \\
 c[0] &= \text{cin} \cdot (\underbrace{r[0]+s[0]}_{p[0]} + \underbrace{r[0] \cdot s[0]}_{g[0]})
 \end{aligned}$$




$\text{sig}[0]$ est à 1, l'étage génère une retenue

$\text{sip}[0]$ est à 1, l'étage propage la retenue entrante


ALU:cascaded'additionneurs



$$\begin{array}{r}
 c[2]c[1]c[0] \\
 r[3]r[2]r[1]r[0] \\
 + s[3}s[2}s[1}s[0] \\
 \hline
 cout \quad F[3]F[2]F[1]F[0]
 \end{array}$$



ALU: additionen VHDL





$$\begin{array}{r} c[2]c[1]c[0] \\ r[3]r[2]r[1]r[0] \\ + \quad s[3}s[2}s[1}s[0] \\ \hline cout \quad F[3]F[2]F[1]F[0] \end{array}$$

$$\begin{aligned} F[0] &= \text{cin} \oplus r[0] \oplus s[0] \\ p[0] &= r[0] + s[0] \\ g[0] &= r[0] \cdot s[0] \\ c[0] &= \text{cin} \cdot p[0] + g[0] \end{aligned}$$

En VHDL on utilise les vecteurs de bits

```
F      <= (c[2downto0]&cin) XORrXORs;  
p      <= rORs;  
g      <= rANDs;  
c      <= ((c[2downto0]&cin) ANDp) ORg;
```

ALU:anticipateurderetenu




- l'ensemblepropagelaretenuesit touslesétages la propage
- l'ensembleméreuneretenuedernierétageeng énèreune
- ousil'avantdernierétageengénèreune
- etqueledernierétage lapropage
- etc...

$$np = p[3].p[2].p[1].p[0]$$

$$ng = g[3]+p[3].g[2]+p[3].p[2].g[1]+p[3].p[2].p[1].g[0]$$

ALU:avantage del'anticipateur



$$C[0] = \overline{NG[0]} + NP[0].CIN$$



$$C[1] = \overline{NG[1]} + \overline{NG[0]}.NP[1] + \overline{NP[1]}.NP[0].CIN$$

Etc...


Soustracteur

- Pour réaliser le soustracteur, on utilise l'additeur...
 $A - B = A + -B$
en notation complément à 2 : $-B = \text{not}(B) + 1$
... en faisant une négation de l'entrée soustraite et en ajoutant 1
 $A - B = A + \text{not}(B) + 1$
- ATTENTION
L'ajout du 1 n'est pas fait dans l'AM2901
→ si on veut faire une soustraction, il faut:
 - 1- programmer l'instruction soustraction
 - 2- introduire 1 sur l'entrée CIN
 - 3- la retenue sortante COUT doit être inversée avant d'être interprétée

Soustracteur exemples



Multiplexeur




- permet le choix parmi plusieurs données en fonction d'une commande

```
with c select
  s <= x when c = B"00",
  s <= y when c = B"01",
  s <= z when others;
```

```
s <= x when c = B"00"
else y when c = B"01"
else z;
```


Portes 3 état et bidirectionnelles

- Pour la sortie des données



$sic == 1$ alors $q = x$
 $sic == 0$ alors $q = H_Z$


- Pour les entrées/sorties des décaleurs (bitshifter s)




```
ts:block(c='1')
begin
    q<=guardedx;
endblock;
```

quest un signal de type:
• mux_bitbus
• wor_bitbus

Bit– shifter




```
withcommselectsh_acc<=
  (q3&accu(3downto0))when
  (accu(2downto0)&q0)when
  accuwhenothers;
```



BasculeD


Mémoire enregistrement sur front



Signal d'horloge: ck

Entrée:d


Sortie:q




```
lab:block(ck='1' AND ck'event)
begin
    q<=guardedd;
endblock;
```

BasculeD

écriture conditionnelle: deux méthodes





```
lab:block((ckandwen)='1' AND ck'event)
begin
    q<=guardedq;
endblock;
```



```
lab:block(ck='1' AND ck'event)
begin
    q<=guardedwhenwen='1' elseq;
endblock;
```



BasculeD

écriture conditionnelle: problème de stabilité de wen en





BasculeD

écriture conditionnelle: **JAMAIS DE LOGIQUES SUR L'HORLOGE**



RegisterFile

bancderegistres1lecture– 1écriture




```
RF:block(ck='1'andck'event)
begin
    q0<=guardeddwhenaw=B"00"elseq0;
    q1<=guardeddwhenaw=B"01"elseq1;
    q2<=guardeddwhenaw=B"10"elseq2;
    q3<=guardeddwhenaw=B"11"elseq3;
endblockRF;
```

```
with a select q<=
    q0 when B"00" else
    q1 when B"01" else
    q2 when B"10" else
    q3;
```

RegisterFile

bancderegistres2lectures – 1 écriture conditionnelle



Documentsfournis


- Spécification del'AM2901
 - architecture interne
 - comportement possibles: instructions, assemblage
 - caractéristiques temporelles et électriques
- AM2901.vbebuggé
- jeuxdepatterns

Schéma simplifié...


Remarques:

- Les noms de signaux et de connecteurs ne correspondent pas avec ceux du vbe.

- La décomposition en composants élémentaires n'est pas toujours identique avec celle du vbe



puis détaillé.



unes séries de tables...

Lessources

Mnemonic	MICRO CODE			ALU SOURCE OPERANDS		
	I_2	I_1	I_0	Octal Code	R	S
AQ	L	L	L	0	A	Q
AB	L	L	H	1	A	B
ZQ	L	H	L	2	O	Q
ZB	L	H	H	3	O	B
ZA	H	L	L	4	O	A
DA	H	L	H	5	D	A
DQ	H	H	L	6	D	Q
DZ	H	H	H	7	D	O

Les instructions

Octal I_{543}, I_{210}	$C_n = 0$ (Low)		$C_n = 1$ (High)	
	Group	Function	Group	Function
0 0	ADD	A+Q	ADD plus one	A+Q+1
0 1		A+B		A+B+1
0 5		D+A		D+A+1
0 6		D+Q		D+Q+1
0 2	PASS	Q	Increment	Q+1
0 3		B		B+1
0 4		A		A+1
0 7		D		D+1
1 2	Decrement	Q-1	PASS	Q
1 3		B-1		B
1 4		A-1		A
2 7		D-1		D
2 2	1's Comp.	-Q-1	2's Comp, (Negate)	-Q
2 3		-B-1		-B
2 4		-A-1		-A
1 7		-D-1		-D
1 0	Subtract (1's Comp)	Q-A-1	Subtract (2's Comp)	Q-A
1 1		B-A-1		B-A
1 5		A-D-1		A-D
1 6		Q-D-1		Q-D
2 0		A-Q-1		A-Q
2 1		A-B-1		A-B
2 5	D-A-1	D-A-1		D-A
2 6		D-Q-1		D-Q

Les destinations

Mnemonic	MICRO CODE				RAM FUNCTION		Q-REG. FUNCTION		Y OUTPUT	RAM SHIFTER		Q SHIFTER	
	I_8	I_7	I_6	Octal Code	Shift	Load	Shift	Load		RAM ₀	RAM ₃	Q ₀	Q ₃
OREG	L	L	L	0	X	NONE	NONE	$F \rightarrow Q$	F	X	X	X	X
NOP	L	L	H	1	X	NONE	X	NONE	F	X	X	X	X
RAMA	L	H	L	2	NONE	$F \rightarrow B$	X	NONE	A	X	X	X	X
RAMF	L	H	H	3	NONE	$F \rightarrow B$	X	NONE	F	X	X	X	X
RAMQD	H	L	L	4	DOWN	$F/2 \rightarrow B$	DOWN	$Q/2 \rightarrow Q$	F	F_0	IN_3	Q_0	IN_3
RAMD	H	L	H	5	DOWN	$F/2 \rightarrow B$	X	NONE	F	F_0	IN_3	Q_0	X
RAMQU	H	H	L	6	UP	$2F \rightarrow B$	UP	$2Q \rightarrow Q$	F	IN_0	F_3	IN_0	Q_3
RAMU	H	H	H	7	UP	$2F \rightarrow B$	X	NONE	F	IN_0	F_3	X	D_3

Les drapeaux

I_{543}	Function	\bar{P}	\bar{G}	C_{n+4}	OVR
0	$R + S$	$\bar{P}_3\bar{P}_2\bar{P}_1\bar{P}_0$	$\bar{G}_3 + P_3G_2 + P_3P_2G_1 + P_3P_2P_1G_0$	C_4	$C_3 \vee C_4$
1	$S - R$		Same as $R + S$ equations, but substitute \bar{R}_j for R_j in definitions		
2	$R - S$		Same as $R + S$ equations, but substitute \bar{S}_j for S_j in definitions		
3	$R \vee S$	LOW	$P_3P_2P_1P_0$	$\bar{P}_3\bar{P}_2\bar{P}_1\bar{P}_0 + C_n$	$\bar{P}_3\bar{P}_2P_1P_0 + C_n$
4	$R \wedge S$	LOW	$\bar{G}_3 + G_2 + G_1 + G_0$	$G_3 + G_2 + G_1 + G_0 + C_n$	$G_3 + G_2 + G_1 + G_0 + C_n$
5	$\bar{R} \wedge S$	LOW	Same as $R \wedge S$ equations, but substitute \bar{R}_j for R_j in definitions		
6	$R \vee \bar{S}$		Same as $\bar{R} \wedge S$, but substitute \bar{R}_j for R_j in definitions		
7	$\bar{R} \vee \bar{S}$	$G_3 + G_2 + G_1 + G_0$	$G_3 + P_3G_2 + P_3P_2G_1 + P_3P_2P_1P_0$	$\frac{G_3 + P_3G_2 + P_3P_2G_1}{+ P_3P_2P_1P_0 (G_0 + \bar{C}_n)}$	See note

Note: $[\bar{P}_2 + \bar{G}_2\bar{P}_1 + \bar{G}_2\bar{G}_1\bar{P}_0 + \bar{G}_2\bar{G}_1\bar{G}_0C_n] \vee [\bar{P}_3 + \bar{G}_3\bar{P}_2 + \bar{G}_3\bar{G}_2\bar{P}_1 + \bar{G}_3\bar{G}_2\bar{G}_1\bar{P}_0 + \bar{G}_3\bar{G}_2\bar{G}_1\bar{G}_0C_n]$

$+ = OR$

Objectifs

- Comprendre la description VBE
- Trouver le(s) bug(s)

mais
ni copie, ni diffçan'a aucun intérêt.