Changes between Version 1 and Version 2 of ToolsCourseTp3

Timestamp:

May 4, 2007, 10:05:02 AM (19 years ago)

Author:

anne

Comment:

--

ToolsCourseTp3

@@ -1 @@
-Ceci est un essai
+Le chemin de données contient les parties régulières de l'Amd2901 c'est à dire les
+registres et l'unité arithmétique et logique.
+– La partie contrôle contient la logique irrégulière, c'est à dire le décodage des instructions
+et le calcul des "drapeaux" (indicateurs, ou "ags").
+ACSI M2 14
+TP2 Synthèse logique et génération de chemin de données
+Nous utiliserons la description hiérarchique suivante :
+amd2901_core
+amd2901_chip
+amd2901_ctl amd2901_dpt
+Plots
+FIG. 8 – Hiérarchie de l'Amd2901
+Les chiers fournis sont les suivants :
+Répertoire : ~trncomun/TP/2006/TP2/Fichiers/Fournis/amd2901/
+– amd2901_ctl.vbe, description comportementale de la partie contrôle
+– amd2901_dpt.vbe, description comportementale de la partie chemin de données
+– amd2901_dpt.py, chier PYTHON de la partie chemin de données, à compléter
+– amd2901_core.vst, description structurelle du coeur
+– amd2901_chip.vst, description structurelle du circuit contenant les plots
+– pattern.pat, chier de test
+– CATAL, chier listant les chiers comportementaux, à modier
+– Makele, pour automatiser la génération
+ACSI M2 15
+TP2 Synthèse logique et génération de chemin de données
+6 Réalisation de la partie contrôle
+6.1 Vérication des chiers fournis
+Récupérez le chier CATAL dans votre répertoire de simulation. Il doit contenir les
+lignes suivantes :
+amd2901_ctl C
+amd2901_dpt C
+Cela a pour effet d'indiquer au simulateur qu'il faut prendre les chiers comportementaux
+(.vbe) de "amd2901_ctl" et de "amd2901_dpt".
+Faire :
+> asimut amd2901_chip pattern resultat
+Vous pouvez contrôler le résultat en utilisant XPAT sur le chier "resultat".
+6.2 Génération de la vue structurelle
+On souhaite réaliser la vue structurelle de la partie contrôle de l'amd à l'aide de la
+vue comportementale fournie. Pour ce faire on utilise de nouveau BOOG qui réalise
+la synthèse logique avec les cellules pre-caractérisées de SXLIB.
+> boog amd2901_ctl
+Valider ensuite la vue structurelle obtenue en simulant le circuit complet avec les
+vecteurs de test qui vous sont fournis. On remplacera la vue comportementale de la
+partie contrôle par sa vue structurelle en ôtant le nom amd2901_ctl du chier CATAL.
+> asimut -zerodelay amd2901_chip pattern resultat
+Notez que l'on réalise une simulation "sans délai" de la netlist. En cas de probl
+ème(s), n'hésitez pas à utiliser XPAT.
+ACSI M2 16