| 1 | | Le chemin de données contient les parties régulières de l'Amd2901 c'est à dire les |
| 2 | | registres et l'unité arithmétique et logique. |
| 3 | | La partie contrôle contient la logique irrégulière, c'est à dire le décodage des instructions |
| 4 | | et le calcul des "drapeaux" (indicateurs, ou "ags"). |
| 5 | | ACSI M2 14 |
| 6 | | TP2 Synthèse logique et génération de chemin de données |
| 7 | | Nous utiliserons la description hiérarchique suivante : |
| 8 | | amd2901_core |
| 9 | | amd2901_chip |
| 10 | | amd2901_ctl amd2901_dpt |
| 11 | | Plots |
| 12 | | FIG. 8 Hiérarchie de l'Amd2901 |
| 13 | | Les chiers fournis sont les suivants : |
| 14 | | Répertoire : ~trncomun/TP/2006/TP2/Fichiers/Fournis/amd2901/ |
| 15 | | amd2901_ctl.vbe, description comportementale de la partie contrôle |
| 16 | | amd2901_dpt.vbe, description comportementale de la partie chemin de données |
| 17 | | amd2901_dpt.py, chier PYTHON de la partie chemin de données, à compléter |
| 18 | | amd2901_core.vst, description structurelle du coeur |
| 19 | | amd2901_chip.vst, description structurelle du circuit contenant les plots |
| 20 | | pattern.pat, chier de test |
| 21 | | CATAL, chier listant les chiers comportementaux, à modier |
| 22 | | Makele, pour automatiser la génération |
| 23 | | ACSI M2 15 |
| 24 | | TP2 Synthèse logique et génération de chemin de données |
| 25 | | 6 Réalisation de la partie contrôle |
| 26 | | 6.1 Vérication des chiers fournis |
| 27 | | Récupérez le chier CATAL dans votre répertoire de simulation. Il doit contenir les |
| 28 | | lignes suivantes : |
| 29 | | amd2901_ctl C |
| 30 | | amd2901_dpt C |
| 31 | | Cela a pour effet d'indiquer au simulateur qu'il faut prendre les chiers comportementaux |
| 32 | | (.vbe) de "amd2901_ctl" et de "amd2901_dpt". |
| 33 | | Faire : |
| 34 | | > asimut amd2901_chip pattern resultat |
| 35 | | Vous pouvez contrôler le résultat en utilisant XPAT sur le chier "resultat". |
| 36 | | 6.2 Génération de la vue structurelle |
| 37 | | On souhaite réaliser la vue structurelle de la partie contrôle de l'amd à l'aide de la |
| 38 | | vue comportementale fournie. Pour ce faire on utilise de nouveau BOOG qui réalise |
| 39 | | la synthèse logique avec les cellules pre-caractérisées de SXLIB. |
| 40 | | > boog amd2901_ctl |
| 41 | | Valider ensuite la vue structurelle obtenue en simulant le circuit complet avec les |
| 42 | | vecteurs de test qui vous sont fournis. On remplacera la vue comportementale de la |
| 43 | | partie contrôle par sa vue structurelle en ôtant le nom amd2901_ctl du chier CATAL. |
| 44 | | > asimut -zerodelay amd2901_chip pattern resultat |
| 45 | | Notez que l'on réalise une simulation "sans délai" de la netlist. En cas de probl |
| 46 | | ème(s), n'hésitez pas à utiliser XPAT. |
| 47 | | ACSI M2 16 |
| | 1 | |
