{{{
#!html
<h1> TP3 : Réalisation de la vue " logique" de la partie Controle </h1>
}}}
[[PageOutline]]



= Architecture de l'Amd2901 =
     Nous décomposons l'Amd2901 en 2 blocs : la partie contôle qui regroupe la "glu"
logique et la partie opérative (chemin de données).

    *  Le chemin de données contient les parties régulières de l'Amd2901 c'est à dire les registres et l'unité arithmétique et logique.

    *  La partie contrôle contient la logique irrégulière, c'est à dire le décodage des instructions
et le calcul des "drapeaux" (indicateurs, ou "Flags").

[[Image(bloc.jpg, nolink)]]

Les Fichiers fournis sont les suivants :

 * [attachment:amd2901_ctl.vbe spécification de la partie contrôle de l'AMD2901]
 

 

 * [attachment:amd2901_dpt.vbe spécification de la partie chemin de données de l'AMD2901]

 * [attachment:amd2901_dpt.py Fichier PYTHON de la partie chemin de données, à compléter]

 

 * [attachment:amd2901_core.vst  description logique du coeur de l'AMD2901]

 
 * [attachment:amd2901_chip.vst description logique du circuit contenant les plots et le coeur de l'AMD2901]


 * [attachment:pattern.pat le fichier de vecteurs de test de l'AMD2901]

 * [attachment:CATAL Catalogue des modèles]

 * [attachment:Makefile Makefile pour automatiser la génération de l'AMD2901]




 

= Réalisation de la partie contrôle =


= 1 Vérification des fichiers fournis =

     Récupérez le fichier CATAL dans votre répertoire de simulation. Il doit contenir les
lignes suivantes :

     *  amd2901_ctl C

     *  amd2901_dpt C

     Cela a pour effet d'indiquer au simulateur qu'il faut prendre les fichiers comportementaux
(.vbe) de "amd2901_ctl" et de "amd2901_dpt".

Faire :
{{{
> asimut amd2901_chip pattern resultat
}}}

Vous pouvez contrôler le résultat en utilisant XPAT sur le fichier "resultat".




= 2 Génération de la vue structurelle =



     On souhaite réaliser la vue structurelle de la partie contrôle de l'amd à l'aide de la
     vue comportementale fournie. Pour ce faire on utilise de nouveau BOOG qui réalise

     la synthèse logique avec les cellules pre-caractérisées de SXLIB.

{{{
> boog amd2901_ctl
}}}
      Valider ensuite la vue structurelle obtenue en simulant le circuit complet avec les
      vecteurs de test qui vous sont fournis. 

      On remplacera la vue comportementale de la
      partie contrôle par sa vue structurelle en ôtant le nom amd2901_ctl du fichier CATAL.

{{{
> asimut -zerodelay amd2901_chip pattern resultat
}}}

       Notez que l'on réalise une simulation "sans délai" de la netlist. En cas de probl
       ème(s), n'hésitez pas à utiliser XPAT.