Changes between Version 13 and Version 14 of ToolsCourseTp6
- Timestamp:
- May 11, 2007, 2:55:43 PM (18 years ago)
Legend:
- Unmodified
- Added
- Removed
- Modified
-
ToolsCourseTp6
v13 v14 6 6 [[PageOutline]] 7 7 8 8 Nous avons vu comment dessiner entièrement une cellule puis comment réaliser 9 9 une cellule simple instanciant d'autres cellules. Nous allons maintenant réaliser un 10 10 cellule plus avancée nécessitant un routage manuel "overcell". … … 15 15 La sortie Zi prend la valeur 1 quand le nombre de bits d'entrée ayant la valeur 1 est 16 16 égal à i. Les 3 autres sorties prennent la valeur 0. 17 17 Les équations sont les suivantes: 18 18 * Z0=/A./B/./C 19 19 … … 24 24 * Z3=A.B.C 25 25 26 26 De ces équations , on déduit le schéma en portes logiques inverseuses 27 27 [[Image(schema.jpg,nolink)]] 28 28 29 30 une cellule simple instanciant d'autres cellules. Nous allons maintenant réaliser un 31 29 Nous avons vu comment dessiner entièrement une cellule puis comment réaliser 30 une cellule simple instanciant d'autres cellules. Nous allons maintenant réaliser une 31 cellule plus avancée nécessitant un routage manuel "overcell". 32 32 33 33 34 34 35 35 36 37 36 Notre cellule finale contiendra donc 10 portes NAND3 et 5 inverseurs. Regardons 37 plus précisément les caractéristiques de chaque cellule : 38 38 39 40 41 42 43 39 * La cellule NAND3 a une largeur de 5 pitchs. 40 Les 3 signaux d'entrée E1, E2 et E3 sont accessibles 41 sur 6 pistes de routage. 42 Le signal de sortie S est accessible sur 7 pistes de 43 routage. 44 44 [[Image(nand3.jpg,nolink)]] 45 46 47 48 49 45 * La cellule INVERSEUR a une largeur de 3 pitchs. 46 Le signal d'entrée E est accessible sur 6 pistes de 47 routage. 48 * Le signal de sortie S est accessible sur 7 pistes de 49 routage. 50 50 [[Image(tp3.jpg,nolink)]] 51 51 52 53 52 * Ces cellules précaractérisées sont conçues pour être aboutables dans les deux directions 53 X et Y. On souhaite avoir le placement suivant de notre cellule : 54 54 55 55 [[Image(place.jpg,nolink)]] 56 56 57 57 58 59 58 Ci-dessous un exemple de routage "overcell" pour la génération du signal de sortie 59 [[Image(routage.jpg,nolink)]] 60 60 61 61