| 1 | | |
| 2 | | {{{ |
| 3 | | #!html |
| 4 | | <h1> TP7: Routage manuel "overcell"</h1> |
| 5 | | }}} |
| 6 | | [[PageOutline]] |
| 7 | | |
| 8 | | Nous avons vu comment dessiner entièrement une cellule. Nous allons maintenant réaliser une |
| 9 | | cellule plus avancée nécessitant un routage manuel "overcell". |
| 10 | | == 1 Explications == |
| 11 | | Le but est de créer un compteur de bits tel que décrit ci-dessous. |
| 12 | | [[Image(compteur.jpg,nolink)]] |
| 13 | | |
| 14 | | La sortie Zi prend la valeur 1 quand le nombre de bits d'entrée ayant la valeur 1 est |
| 15 | | égal à i. Les 3 autres sorties prennent la valeur 0. |
| 16 | | Les équations sont les suivantes: |
| 17 | | * Z0=/A./B/./C |
| 18 | | |
| 19 | | * Z1=(A./B./C)+(/A.B./C)+(/A./B/.C) |
| 20 | | |
| 21 | | * Z2= (A.B./C) +(A./B.C)+ (/A.B.C) |
| 22 | | |
| 23 | | * Z3=A.B.C |
| 24 | | |
| 25 | | De ces équations , on déduit le schéma en portes logiques inverseuses |
| 26 | | [[Image(schema.jpg,nolink)]] |
| 27 | | |
| 28 | | Nous avons vu comment dessiner entièrement une cellule puis comment réaliser |
| 29 | | une cellule simple instanciant d'autres cellules. Nous allons maintenant réaliser une |
| 30 | | cellule plus avancée nécessitant un routage manuel "overcell". |
| 31 | | |
| 32 | | |
| 33 | | |
| 34 | | |
| 35 | | Notre cellule finale contiendra donc 10 portes NAND3 et 5 inverseurs. Regardons |
| 36 | | plus précisément les caractéristiques de chaque cellule : |
| 37 | | |
| 38 | | * La cellule NAND3 a une largeur de 5 pitchs. |
| 39 | | Les 3 signaux d'entrée E1, E2 et E3 sont accessibles |
| 40 | | sur 6 pistes de routage. |
| 41 | | Le signal de sortie S est accessible sur 7 pistes de |
| 42 | | routage. |
| 43 | | [[Image(nand3.jpg,nolink)]] |
| 44 | | * La cellule INVERSEUR a une largeur de 3 pitchs. |
| 45 | | Le signal d'entrée E est accessible sur 6 pistes de |
| 46 | | routage. Le signal de sortie S est accessible sur 7 pistes de |
| 47 | | routage. |
| 48 | | |
| 49 | | [[Image(tp3.jpg,nolink)]] |
| 50 | | |
| 51 | | Ces cellules précaractérisées sont conçues pour être aboutables dans les deux directions |
| 52 | | X et Y. On souhaite avoir le placement suivant de notre cellule : |
| 53 | | |
| 54 | | [[Image(place.jpg,nolink)]] |
| 55 | | |
| 56 | | |
| 57 | | Ci-dessous un exemple de routage "overcell" pour la génération du signal de sortie |
| 58 | | [[Image(routage.jpg,nolink)]] |
| 59 | | |
| 60 | | |
| 61 | | == 2 Travail à effectuer == |
| 62 | | * Décrire le comportement de la cellule compteur de bits dans un fichier .vbe |
| 63 | | * Saisir sous '''GRAAL''' le dessin de la cellule en instanciant des portes inv_x1 et |
| 64 | | na3_x1 de la sxlib |
| 65 | | * Dessiner sous '''GRAAL''' le routage "overcell" |
| 66 | | * Valider les règles de dessin symbolique en lançant DRUC sous '''GRAAL''' |
| 67 | | |
| 68 | | * Extraire la netlist de l'inverseur au format .al avec '''COUGAR''' |
| 69 | | |
| 70 | | |
| 71 | | |
| 72 | | |
