Changes between Version 22 and Version 23 of ToolsCourseTp6

Timestamp:

Oct 4, 2007, 5:05:08 PM (17 years ago)

Author:

anne

Comment:

--

ToolsCourseTp6

@@ +1 @@
+{{{
+#!html
+<h1> TP6 : Dessin de cellules précaractérisées</h1>
+}}}
+[[PageOutline]]
+
+Introduction :
+
+Le but de ce TP est le dessin sous '''GRAAL''' d'une cellule inverseuse et
+d'une porte Nand à 2 entrées.
+
+Les notions de cellules précaractérisées, de gabarit
+et de hiérarchie de cellules seront introduites.
+
+= 1-Dessin d'un inverseur et d'une porte Nand2 sous GRAAL =
+
+== Introduction ==
+Dans les TP précédents nous avons utilisé des cellules d'une bibliothèque. Cette biblioth
+èque peut être enrichie de nouvelles cellules grâce à l'éditeur '''GRAAL'''.
+
+'''GRAAL''' est un éditeur de layout symbolique intégrant le vérificateur de règles de dessin '''DRUC'''.
+
+La première partie de cette séance a pour objectif de dessiner une cellule en tenant compte des règles de dessin
+
+ftp://asim.lip6.fr/pub/amd2901/symb_rules00-1.pdf
+
+
+Il s'agit tout d'abord de la cellule inverseuse '''inv_x1''' sous la forme d'une cellule précaractérisée de la bibliothèque '''sxlib''' en respectant les règles de dessin fournies, puis on dessinera le Nand2 au gabarit '''sxlib'''
+
+
+
+=== 1.1 Environnement technologique ===
+Certains outils utilisent un environnement technologique particulier. Il est désigné
+la variable d'environnement '''RDS_TECHNO_NAME''' qui doit être positionnée à
+
+opt/alliance/etc/cmos.rds :
+
+{{{
+> export RDS_TECHNO_NAME=/opt/alliance/etc/cmos.rds
+}}}
+
+=== 1.2 GRAAL ===
+
+L'éditeur de layout '''GRAAL''' manipule plusieurs types d'objets différents que l'on peut
+créer avec le menu '''CREATE''' :
+  * Les instances (importation de cellules physiques)
+
+  * Les boîtes d'aboutement qui définissent les limites de la cellule
+
+  * Les segments : DiffN, DiffP, Poly, Alu1, Alu2 ... 
+
+  * Le CAluX est utilisé pour désigner une portion possible pour les connecteurs.
+
+  * Les VIAs ou contacts :ContDiffN, ContDiffP, ContPoly et Via Metal1/Metal2.
+
+  * Les Big VIAs
+
+  * Les transistors : NMOS ou PMOS
+
+'''GRAAL''' utilise la variable d'environnement '''GRAAL_TECHNO_NAME'''. Elle doit
+être positionnée à 
+/opt/alliance/etc/cmos.graal.
+
+{{{
+> export GRAAL_TECHNO_NAME=/opt/alliance/etc/cmos.graal
+}}}
+
+=== 1.3 COUGAR ===
+L'outil '''COUGAR''' est capable d'extraire la netlist d'un circuit aux formats .vst ou .al à partir d'une description au format .ap.
+
+Pour extraire au niveau transistor, la commande à utiliser est :
+{{{
+> cougar -t file1 file2
+}}}
+
+'''COUGAR''' utilise les variables d'environnement '''MBK_IN_PH''' et '''MBK_OUT_LO'''
+suivant les formats d'entrée et de sortie. Par exemple pour générer une netlist au format
+al à partir d'une description ap il faut écrire :
+{{{
+> export MBK_IN_PH=ap
+
+> export MBK_OUT_LO=al
+
+> cougar -t file1 file2
+}}}
+
+
+
+=== 1.4 YAGLE ===
+l'outil ''' YAGLE ''' est capable d'extraire la description VHDL comportementale d'uncircuit au format '''.vhd''' à partir d'une ''netlist '' au format '''.al''' ''si celle-ci est au niveau transistor.''
+L'outil '''VASY''' permet de convertir une description VHDL comportementale du format '''.vhd''' au format '''.vbe'''. La commande à utiliser est :
+{{{
+> export MBK_IN_LO=al
+
+> export YAGLE_BEH_FORMAT=vbe
+> yagle -s file1 file2
+> vasy -a -I vhd file1 file2
+}}}
+ Avant tout vous devez utiliser la commande :
+{{{
+>source avt_env.sh
+}}}
+
+Cette commande permet de mettre en place l'environnement nécessaire à l'utilisation de '''YAGLE''' ( le fichier avt_env.sh étant fourni )
+Les documentations pour cet outil se trouvent en :'''/users/soft/AvtTools2003/doc '''.
+
+=== 1.5 PROOF ===
+Lorsqu'on veut prouver l'équivalence de deux descriptions comportementales de type ''dataflow'' d'un même circuit à n entrées, on peut simuler par '''asimut''' 2n vecteurs pour les deux descriptions et les comparer.
+Cette solution devient vite coûteuse en temps CPU et il vaut mieux faire appel à un outil de preuve formelle qui effectue la comparaison ''mathématique'' des deux réseaux booléens.
+'''PROOF''' réalise cette opération entre les description file1.vbe et file2.vbe par la commande
+{{{
+>proof file1 file2
+}}}
+== 2 Schéma d'un inverseur ==
+Le schéma théorique d'un inverseur est présenté 
+[[Image(inv_x1.jpg,nolink)]]
+
+== 3 Schéma d'un Nand2 ==
+Le schéma théorique d'un buffer et la hiérarchie utilisée sont présentés 
+[[Image(na2.jpg,nolink)]]
+
+
+
+== 4 Le gabarit sxlib ==
+  * Les cellules de la bibliothèque '''sxlib''' ont toutes une hauteur de 50 lambdas et une largeur multiple de 5 lambda
+
+  * Les alimentations Vdd et Vss sont réalisées en Calu1 ; elles ont une largeur de 6 lambdas
+    et sont placées horizontalement en haut et en bas de la cellule
+
+ * Les transistors P sont placés près du rail Vdd tandis que les transistors N sont
+   placés près du rail Vss
+
+  * Le caisson N doit avoir une hauteur de 24 lambdas
+    [[Image(gabarit.jpg,nolink)]]
+
+  * Les segments spéciaux CAluX (CAlu1, Calu2, CAlu3...) forment l'interface de la
+    cellule et jouent le rôle de connecteurs "étalés". Ils doivent obligatoirement être
+    placés sur une grille de 5x5 lambdas et peuvent se trouver n'importe où à l'intérieur de
+    la cellule
+
+  * Les segments spéciaux TAlux (TAlu1, TAlu2, ...) servent à désigner les obstacles
+    au routeur Lorsque vous voulez protéger des segments AluX, il faut les recouvrir
+    ou les entourer de TAlux correspondant (même couche). Les TAluX sont placés
+    sur une grille au pas de 5 lambdas 
+
+  * La largeur minimale de CAlu1 est de 2 lambdas, plus 1 lambda pour l'extension 
+  * Les caissons N et P doivent être polarisés. Il faut donc les relier respectivement  
+    à Vdd et à Vss
+
+
+== 5 Travail à effectuer ==
+=== 5.1 Réalisation d'un inverseur ===
+   * Décrire le comportement de la cellule inverseuse dans un fichier .vbe
+
+   * Dessiner le "stick-diagram" de l'inverseur inv_x1 dont le schéma en transistors
+  est représenté 
+
+   * Saisir sous '''GRAAL''' le dessin de la cellule en respectant le gabarit spécifié 
+
+   * Valider les règles de dessin symbolique en lançant '''DRUC''' sous '''GRAAL'''
+
+  *  Extraire la netlist de l'inverseur au format .al avec '''COUGAR'''
+
+ 
+
+=== 5.2 Réalisation d'un Nand2 ===
+ * Décrire le comportement de la cellule Nand à 2 entrées dans un fichier .vbe
+
+   * Dessiner le "stick-diagram" du Nand2 dont le schéma en transistors
+  est représenté 
+
+   * Saisir sous '''GRAAL''' le dessin de la cellule en respectant le gabarit spécifié 
+
+   * Valider les règles de dessin symbolique en lançant '''DRUC''' sous '''GRAAL'''
+
+  *  Extraire la netlist de la porte nand2 au format .al avec '''COUGAR'''
+
+
+
+  
+N'oubliez pas que les mans existent 
+