Changes between Version 34 and Version 35 of ToolsCourseTp6

Timestamp:

Oct 6, 2008, 1:24:00 PM (16 years ago)

Author:

cobell

Comment:

--

ToolsCourseTp6

@@ -53 +53 @@
   == 3.1 Saisie du schéma ==
 
-  * Utiliser le langage '''STRATUS''' pour décrire le schéma proposé ci dessus, et générer le fichier  ''decodeur.vst'' correspondant à la description structurelle VHDL de cet opérateur.
-  * Valider ce schéma en écrivant quelques stimuli, et en simulant sous '''asimut'''.
+  * Utiliser le langage '''STRATUS''' pour décrire le schéma proposé ci dessus, et générer le fichier  '''decodeur.vst''' correspondant à la description structurelle VHDL de cet opérateur.
+  * Valider ce schéma en écrivant quelques stimuli, et en simulant avec '''Stratus'''.
 
   == 3.2 Placement / Routage ==
@@ -65 +65 @@
   == 3.3 Validation du routage ==
 
-  * Extraire la netlist du bloc ''decoder'' au format .al avec l'outil '''cougar''' mais sans descendre au niveau des transistors :
-    On veut obtenir une ''net-list'' de cellules, et non une ''net-list'' de transistors.
-  * Vérifier que les deux net-lists définies par les fichiers decoder.vst et ''decoder.al'' sont isomorphes en utilisant l'outil '''lvx'''.
+  * Extraire la netlist du bloc ''decoder'' au format '''.al''' avec l'outil '''cougar''' mais sans descendre au niveau des transistors :
+    On veut obtenir une netlist de cellules, et non une netlist de transistors.
+  * Vérifier que les deux netlists définies par les fichiers '''decoder.vst''' et '''decoder.al''' sont isomorphes en utilisant l'outil '''lvx'''.
   * Créer un fichier Makefile automatisant la procédure de validation.
 
@@ -73 +73 @@
 
 Vous rendrez un compte rendu d'une page maximum pour ce TP.
+
 Vous joindrez vos fichier sans oublier le Makefile.