Changes between Version 24 and Version 25 of ToolsCourseTp7
- Timestamp:
- May 10, 2007, 2:42:06 PM (18 years ago)
Legend:
- Unmodified
- Added
- Removed
- Modified
-
ToolsCourseTp7
v24 v25 6 6 7 7 8 = 7.1 Travail sur le coeur : Préplacement des structures régulières =8 = 1 Travail sur le coeur : Préplacement des structures régulières = 9 9 Prenez le fichier amd2901_core.py et effectuez les étapes suivantes dans la méthode 10 10 Layout : … … 28 28 29 29 30 = 7.2 Travail sur le cicuit complet =30 = 2 Travail sur le cicuit complet = 31 31 32 32 Prenez le fichier amd2901_chip.py et complétez la méthode Layout. 33 33 34 = 7.2.1 Placement de la couronne de plots et du coeur=34 == 2.1 Placement de la couronne de plots et du coeur == 35 35 36 36 Dans le fichier amd2901_chip.py fourni, les plots sont instanciés dans la méthode … … 68 68 }}} 69 69 70 = 7.2.2 Routage des alimentations=70 == 2.2 Routage des alimentations == 71 71 Vous devez utiliser la fonction !PowerRing () pour créer la grille d'alimentation. 72 72 Vérifiez le résultat : … … 76 76 77 77 78 = 7.2.3 Placement de la logique irrégulière=79 80 81 82 78 == 2.3 Placement de la logique irrégulière == 79 C'est le placeur Mistral qui se charge de placer les cellules de la partie de contrôle. 80 Il détecte quelles sont les cellules qui n'ont pas été placées et complète le placement en 81 utilisant les zones "vides". Pour appeler le placeur Mistral, vous devez faire appel à la 82 fonction !PlaceGlue () 83 83 84 84 [[Image(zoomPlaceGlue.jpg,nolink)]] 85 85 86 87 88 86 Attention : Pour pouvoir placer automatiquement la logique "irrégulière", il faut 87 que les plots soient placés. L'outil de placement du flot CORIOLIS place les cellules 88 en se basant sur les attirances de celles-ci vers les plots ainsi que vers les cellules déjà 89 89 placées. 90 90 … … 97 97 [[Image(rappel.jpg,nolink)]] 98 98 99 99 Le placement automatique se termine par l'appel à la fonction !FillCell () qui effectue 100 100 le placement automatique de cellules de bourrage. 101 101 [[Image(zoomFillCell.jpg,nolink)]] … … 107 107 }}} 108 108 109 = 7.2.4 Routage des signaux d'horloge=109 == 2.4 Routage des signaux d'horloge == 110 110 111 111 Vous devez utiliser la fonction !RouteCk () qui route le signal d'horloge. … … 117 117 [[Image(zoomCk.jpg,nolink)]] 118 118 119 = 7.2.5 Routage des signaux logiques=120 121 119 == 2.5 Routage des signaux logiques == 120 Routez automatiquement tous les signaux autres que le signal d'horloge et les signaux 121 d'alimentation en utilisant NERO de la manière suivante : 122 122 {{{ 123 123 > nero -V -p amd2901_chip amd2901_chip amd2901_chip_r 124 124 }}} 125 125 126 127 126 L'option -p indique que vous transmettez un placement, à savoir celui du chip. Le 127 troisième argument est la netlist du chip, le quatrième est le fichier résultat. 128 128 129 129 130 131 130 NOTA BENE : La variable MBK_CATA_LIB ne doit contenir qu'une seule fois les 131 chemins d'accès aux bibliothèques. 132 132 133 = 7.2.6 Validation du chip=133 == 2.6 Validation du chip == 134 134 135 135 … … 143 143 144 144 * Simulez à nouveau la netlist extraite avec ASIMUT. Précisez le format de la netlist 145 145 dans la variable d'entrée MBK_IN_LO avant la simulation. 146 146 {{{ 147 147 > export MBK_IN_LO=al … … 156 156 157 157 = Conclusion = 158 159 160 158 Ce TP vous a permis de passer par la plupart des étapes nécessaires à la conception 159 "back-end" et la validation d'un circuit réalisé en cellules précaractérisées avec préplacement 160 des parties régulières. 161 161 162 163 162 Ces mêmes outils seront utilisés pour laréalisation du processeur MIPS R3000. 163 Le compte-rendu du TP doit comporter : 164 164 165 166 167 168 165 Vos logins, vos noms et prénoms, et vos répertoires de travail pour ce TP (laissez 166 libre accès à vos répertoires en lecture !). 167 Une description exacte de la méthodologie employée, incluant les éventuels probl 168 èmes rencontrés. 169 169 170 170 171 171 Pour l'amd2901, décrivez le flot de conception. Quels choix avez-vous retenus 172 172 pour le placement des colonnes du chemin de données, votre circuit est-il limité 173 173 par les plots ou par la taille du coeur (pad limited ou core limited)... Quels 174 174 sont les résultats donnés par lvx... Les schémas sont appréciés. 175 175 176 176 Les Makeles du flot total. ( Les Makefiles seront testés à la fin de ce TP) 177 177 NE PAS JOINDRE DE LISTINGS DE FICHIERS (SAUF LES MAKEFILES). 178 178 Merci et bon courage !
