Changes between Version 31 and Version 32 of ToolsCourseTp7

Timestamp:

May 10, 2007, 3:17:38 PM (19 years ago)

Author:

anne

Comment:

--

ToolsCourseTp7

@@ -4 +4 @@
 }}}
 [[PageOutline]]
+= 1 Outils utilisés =
+Vous allez utiliser les outils de placement flot Coriolis et le routeur d'Alliance, ainsi
+que tous les outils de vérification vus dans le TP précédnt.
+Vous utiliserez aussi lvx, le comparateur de netlists. Lorsque le système est trop complexe
+il est difficile d'utiliser proof, le comparateur formel (calculs trop long). On utilise
+alors une comparaison de netlists. Essayez les deux méthodes (proof et lvx).
+= 2 Environnement technologique =
+Outre l'environnement technologique de la première partie du TP, vous devez positionner
+:
+{{{
+> export VH_MAXERR=10
+> export MBK_WORK_LIB=.
+> export MBK_CATA_LIB=$ALLIANCE_TOP/cells/sxlib
+> export MBK_CATA_LIB=$MBK_CATA_LIB :$ALLIANCE_TOP/cells/dp_sxlib
+> export MBK_CATA_LIB=$MBK_CATA_LIB :$ALLIANCE_TOP/cells/pxlib
+> export MBK_CATA_LIB=$MBK_CATA_LIB :.
+> export MBK_CATAL_NAME=CATAL
+> export MBK_IN_LO=vst
+> export MBK_OUT_LO=vst
+> export MBK_IN_PH=ap
+> export MBK_OUT_PH=ap
+> export CRL_OUT_LO=vst
+> export CRL_OUT_PH=ap
+> export PYTHONPATH=/asim/coriolis/lib/python2.3/site-packages/stratus
+> export PYTHONPATH=/asim/coriolis/lib/python2.3/site-packages/isobar :$PYTHONPATH
+> export PYTHONPATH=/asim/coriolis/lib/python2.3/site-packages :$PYTHONPATH
+}}}
+NB : Ces variables d'environnement sont positionnées par défaut, mais il peut être
+utile de les vérifier.
+= 3 Précautions quant au nommage des fichiers =
+D'une manière générale, les fichiers décrivant une netlist logique doivent porter le
+même nom que le fichier correspondant décrivant la vue physique. C'est à dire que
+le fichier amd2901_dpt.vst (vue logique) doit correspondre au fichier amd2901_dpt.ap
+(vue physique). Il en va de même pour le fichier amd2901_core.
+= 4 Travail sur le chemin de données : Préplacement des opérateurs =
+Le TP précédent vous a permis de décrire la netlist hiérarchique du chemin de donn
+ées. Vous allez maintenant placer les colonnes du chemin de données de manière à
+profiter de la régularité du chemin de données.
+Pour réaliser votre placement des opérateurs, vous disposez des fonctions de STRATUS
+suivantes :
+ *  !Place()
+ *  !PlaceRight(), !PlaceTop(), !PlaceLeft(), !PlaceBottom()
+ *  !SetRefIns()
+ *  !DefAb(), !ResizeAb()
+Toutes ces fonctions doivent être utilisées dans la méthode Layout.
+Reprenons l'exemple du TP précédent, on donne le code suivant pour le fichier circuit.py :
+{{{
+#!/usr/bin/env python
+from stratus import *
+# definition de la cellule
+class circuit ( Model ):
+...
+def Layout ( self ):
+Place ( self.instance_nand2_4bits, NOSYM, XY ( 0, 0 ) )
+PlaceRight ( self.instance_or2_4bits, NOSYM )
+PlaceRight ( self.instance_add2_4bits, NOSYM )
+}}}
+Ensuite pour le fichier test_circuit.py, il faut rajouter l'appel à la méthode Layout :
+{{{
+#!/usr/bin/env python
+from stratus import *
+from circuit import circuit
+my_circuit = circuit ( "mon_circuit" ) # creation du circuit
+my_circuit.Interface() # creation de l’interface
+my_circuit.Netlist() # creation de la netlist
+my_circuit.Layout() # creation du layout
+my_circuit.View() # pour afficher le layout
+my_circuit.Save ( PHYSICAL ) # sauver les fichiers mon_circuit.vst et mon_circuit.ap
+}}}
+
+Reprenez le fichier amd2901_dpt.py. Pour l'instant, ce fichier ne comporte qu'une
+description de la netlist. Cela vous a permis de générer une description structurelle
+sous la forme d'un fichier .vst. Il s'agit maintenant de placer explicitement les colonnes.
+'''Le placement des colonnes du chemin de données ne doit pas être
+fait au hasard. La faisabilité et la qualité du routage en dépendent !'''
+Aidez-vous du manuel de STRATUS :
+''~file :///asim/coriolis/share/doc/en/html/stratus/index.html''
+Utilisez STRATUS pour générer le tout :
+{{{
+> ./execute_amd2901_dpt.py
+}}}
+
 
 
@@ -30 +112 @@
  = 2 Travail sur le cicuit complet =
 
-  Prenez le fichier amd2901_chip.py et complétez la méthode Layout.
+  Prenez le fichier [attachment:amd2901_chip.py coeur du circuit] et complétez la méthode Layout.
 
 == 2.1 Placement de la couronne de plots et du coeur ==