Changes between Version 3 and Version 4 of ToolsCourseTp7

Timestamp:

May 7, 2007, 4:52:46 PM (18 years ago)

Author:

anne

Comment:

--

ToolsCourseTp7

@@ -21 +21 @@
 Il faut maintenant enrichir les fichiers .py avec les étapes de placement-routage.
 
-= 4.1 Outils utilisés =
+= 7.1 Outils utilisés =
 Vous allez utiliser les outils de placement flot Coriolis et le routeur d'Alliance, ainsi
 que tous les outils de vérification vus dans la première partie de ce TP.
@@ -36 +36 @@
 > export MBK_CATA_LIB=$MBK_CATA_LIB :$ALLIANCE_TOP/cells/pxlib
 > export MBK_CATA_LIB=$MBK_CATA_LIB :.
+
 > export MBK_CATAL_NAME=CATAL
+
 > export MBK_IN_LO=vst
+
 > export MBK_OUT_LO=vst
+
 > export MBK_IN_PH=ap
+
 > export MBK_OUT_PH=ap
+
 > export CRL_OUT_LO=vst
+
 > export CRL_OUT_PH=ap
+
 > export PYTHONPATH=/asim/coriolis/lib/python2.3/site-packages/stratus
+
 > export PYTHONPATH=/asim/coriolis/lib/python2.3/site-packages/isobar :$PYTHONPATH
+
 > export PYTHONPATH=/asim/coriolis/lib/python2.3/site-packages :$PYTHONPATH
+
 NB : Ces variables d'environnement sont positionnées par défaut, mais il peut être
 utile de les vérifier.
-= 4.3 Précautions quant au nommage des fichiers =
+= 7.3 Précautions quant au nommage des fichiers =
 D'une manière générale, les fichiers décrivant une netlist logique doivent porter le
 même nom que le fichier correspondant décrivant la vue physique. C'est à dire que
@@ -54 +65 @@
 (vue physique). Il en va de même pour le fichier amd2901_core.
 
-= 4.4 Travail sur le chemin de données : Préplacement des opérateurs =
+= 7.4 Travail sur le chemin de données : Préplacement des opérateurs =
 
 Le TP 3 et 4 vous a permis de décrire la netlist hiérarcique du chemin de donn
@@ -100 +111 @@
 
 
- = 4.5 Travail sur le coeur : Préplacement des structures régulières =
+ = 7.5 Travail sur le coeur : Préplacement des structures régulières =
 Prenez le fichier amd2901_core.py et effectuez les étapes suivantes dans la méthode
 Layout :
@@ -112 +123 @@
 Vérifiez le résultat :
 > ./execute_amd2901_core.py
- = 4.6 Travail sur le cicuit complet=
+ = 7.6 Travail sur le cicuit complet=
 
 Prenez le fichier amd2901_chip.py et complétez la méthode Layout.
-4.6.1 Placement de la couronne de plots et du coeur
+= 7.6.1 Placement de la couronne de plots et du coeur =
 Dans le fichier amd2901_chip.py fourni, les plots sont instanciés dans la méthode
 Netlist :
@@ -149 +160 @@
 FIG. 16 – Zoom sur le placement des plots et les courrones d'alimentations
 
- = 4.6.3 Placement de la logique irrégulière =
+ = 7.6.3 Placement de la logique irrégulière =
    C'est le placeur Mistral qui se charge de placer les cellules de la partie de contrôle.
 Il détecte quelles sont les cellules qui n'ont pas été placées et complète le placement en
@@ -171 +182 @@
 
 
-4.6.4 Routage des signaux d'horloge
+ = 7.6.4 Routage des signaux d'horloge =
 Vous devez utiliser la fonction RouteCk () qui route le signal d'horloge.
 Vérifiez le résultat :
@@ -178 +189 @@
 
 
-4.6.5 Routage des signaux logiques
+ = 7.6.5 Routage des signaux logiques =
 Routez automatiquement tous les signaux autres que le signal d'horloge et les signaux
 d'alimentation en utilisant NERO de la manière suivante :
@@ -186 +197 @@
 NOTA BENE : La variable MBK_CATA_LIB ne doit contenir qu'une seule fois les
 chemins d'accès aux bibliothèques.
-4.6.6 Validation du chip
+= 7.6.6 Validation du chip =
 On validera le travail de NERO avec les outils druc, cougar et lvx.
 > druc amd2901_chip_r
@@ -199 +210 @@
 transistor :
 > cougar -v -t amd2901_chip_r amd2901_chip_r_t
-5 Conclusion
+ = Conclusion =
 Ce TP vous a permis de passer par la plupart des étapes nécessaires à la conception
 "back-end" et la validation d'un circuit réalisé en cellules précaractérisées avec préplacement