Changes between Version 49 and Version 50 of ToolsCourseTp7

Timestamp:

Oct 4, 2007, 4:48:10 PM (17 years ago)

Author:

anne

Comment:

--

ToolsCourseTp7

@@ +1 @@
+
+{{{
+#!html
+<h1> TP7: Routage manuel "overcell"</h1>
+}}}
+[[PageOutline]]
+ 
+Nous avons vu comment dessiner entièrement une cellule. Nous allons maintenant réaliser une
+cellule plus avancée nécessitant un routage manuel "overcell".
+== 1 Explications ==
+Le but est de créer un compteur de bits tel que décrit ci-dessous.
+[[Image(compteur.jpg,nolink)]]
+
+La sortie Zi prend la valeur 1 quand le nombre de bits d'entrée ayant la valeur 1 est
+égal à i. Les 3 autres sorties prennent la valeur 0.
+Les équations sont les suivantes:
+    * Z0=/A./B/./C
+
+    * Z1=(A./B./C)+(/A.B./C)+(/A./B/.C)
+
+    * Z2= (A.B./C) +(A./B.C)+ (/A.B.C)
+
+    * Z3=A.B.C
+
+De ces équations , on déduit le schéma en portes logiques inverseuses
+[[Image(schema.jpg,nolink)]]
+
+Nous avons vu comment dessiner entièrement une cellule puis comment réaliser
+une cellule simple instanciant d'autres cellules. Nous allons maintenant réaliser une
+cellule plus avancée nécessitant un routage manuel "overcell".
+
+
+
+
+Notre cellule finale contiendra donc 10 portes NAND3 et 5 inverseurs. Regardons
+plus précisément les caractéristiques de chaque cellule :
+
+ * La cellule NAND3 a une largeur de 5 pitchs.
+Les 3 signaux d'entrée E1, E2 et E3 sont accessibles
+sur 6 pistes de routage.
+Le signal de sortie S est accessible sur 7 pistes de
+routage.
+[[Image(nand3.jpg,nolink)]]
+  * La cellule INVERSEUR a une largeur de 3 pitchs.
+Le signal d'entrée E est accessible sur 6 pistes de
+routage. Le signal de sortie S est accessible sur 7 pistes de
+routage.
+
+[[Image(tp3.jpg,nolink)]]
+
+Ces cellules précaractérisées sont conçues pour être aboutables dans les deux directions
+X et Y. On souhaite avoir le placement suivant de notre cellule :
+
+[[Image(place.jpg,nolink)]]
+
+
+Ci-dessous un exemple de routage "overcell" pour la génération du signal de sortie
+[[Image(routage.jpg,nolink)]]
+
+
+== 2 Travail à effectuer ==
+  * Décrire le comportement de la cellule compteur de bits dans un fichier .vbe
+  * Saisir sous '''GRAAL''' le dessin de la cellule en instanciant des portes inv_x1 et
+    na3_x1 de la sxlib
+  * Dessiner sous '''GRAAL''' le routage "overcell" 
+  * Valider les règles de dessin symbolique en lançant DRUC sous '''GRAAL'''
+
+  * Extraire la netlist de l'inverseur au format .al avec '''COUGAR'''
+
+  
+
+