Changes between Version 62 and Version 63 of ToolsCourseTp7

Timestamp:

Oct 7, 2008, 4:58:43 PM (16 years ago)

Author:

cobell

Comment:

--

ToolsCourseTp7

@@ -119 +119 @@
   == 4.3 Placement de la couronne de plots autour du coeur ==
 
-Reprendre le fichier ''am2901_chip.py'' du TP4  (circuit complet avec les plots), et introduire les étapes suivantes dans la méthode ''Layout'' :
-  * Définir la taille de la boîte d'aboutement globale du circuit de façon à ce que les plots puissent être placés à la périphérie : fonction !DefAb()
+Reprendre le fichier ''am2901_chip.py'' décrivant le circuit complet avec les plots, et introduire les étapes suivantes dans la méthode ''Layout'' :
+  * Définir la taille de la boîte d'aboutement globale du circuit de façon à ce que les plots puissent être placés à la périphérie : fonction ''!DefAb()''.
     (On peut commencer par définir une boite d'aboutement de 4000 par 4000 et essayer ensuite de la réduire)
-  * Placer le coeur du circuit au centre de la boîte d'aboutement du chip : fonction !PlaceCentric()
-  * Définir sur quelle face et dans quel ordre placer les plots.
-    Cela se fait à l'aide des 4 fonctions : !PadNorth(), !PadSouth(), !PadEast() et !PadWest().
-  * Vérifier le résultat :
-{{{
-> ./execute_amd2901_chip.py
-}}}
+  * Placer le coeur du circuit au centre de la boîte d'aboutement du chip : fonction ''!PlaceCentric()''.
+  * Définir sur quelle face et dans quel ordre placer les plots, cela se fait à l'aide des 4 fonctions : ''!PadNorth()'', ''!PadSouth()'', ''!PadEast()'' et ''!PadWest()''.
+  * Visualiser le résultat.
 
   == 4.4 Routage des alimentations ==
 
-  * Créer la grille d'alimentation : fonction !PowerRing()
-  * Vérifier le résultat :
-{{{
-> ./execute_amd2901_chip.py
-}}}
+  * Créer la grille d'alimentation : fonction ''!PowerRing()''.
+  * Visualiser le résultat.
 
   == 4.5 Placement de la logique irrégulière ==
 
-C'est le placeur '''mistral''' qui se charge de placer automatiquement les cellules non encore placées.
+C'est le placeur '''Mistral''' qui se charge de placer automatiquement les cellules non encore placées.
 Il détecte quelles sont les cellules qui n'ont pas été placées et complète le placement en utilisant les zones "vides".
 
- * Appeler le placeur '''mistral''' : fonction ''!PlaceGlue ()''
+ * Appeler le placeur '''mistral''' : fonction ''!PlaceGlue ()''..
 
 Attention : Pour pouvoir placer automatiquement la logique "irrégulière", il faut avoir préalablement défini la position des plots d'entrée/sortie sur les 4 faces du circuit.
 L'outil de placement automatique place les cellules non placées en se basant sur les attirances vers les plots ainsi que vers les cellules déjà placées.
 
-  * Vérifier le résultat :
-{{{
-> ./execute_amd2901_chip.py
-}}}
+  * Visualiser le résultat.
 
 [[Image(mistral.jpg,nolink)]]
 
-{{{
-#!comment
-[[Image(zoomPlaceGlue.jpg,nolink)]]
-}}}
-
-  * Effectuer le placement automatique de cellules de bourrage : fonction !FillCell()
-
-  * Vérifier le résultat :
-{{{
-> ./execute_amd2901_chip.py
-}}}
-
-{{{
-#!comment
-[[Image(zoomFillCell.jpg,nolink)]]
-}}}
+  * Effectuer le placement automatique de cellules de bourrage : fonction ''!FillCell()''.
+
+  * Visualiser le résultat.
 
  == 4.6 Routage des signaux d'horloge ==
 
-  * Construire le réseau maillé correspondant au signal d'horloge interne : fonction !RouteCk()
-  * Vérifier le résultat :
-{{{
-> ./execute_amd2901_chip.py
-}}}
-
-{{{
-#!comment
-[[Image(zoomCk.jpg,nolink)]]
-}}}
+  * Construire le réseau maillé correspondant au signal d'horloge interne : fonction ''!RouteCk()''.
+  * Visualiser le résultat.
 
   == 4.7 Routage des signaux logiques ==
@@ -199 +168 @@
   == 4.8 Validation ==
   
- * Valider le routage en utilisant les les outils '''druc''', '''cougar''' et '''lvx''', comme cela a été fait dans le TP7.
+ * Valider le routage en utilisant les les outils '''druc''', '''cougar''' et '''lvx'''.
 {{{
 > druc amd2901_chip_r
@@ -220 +189 @@
 = 5 Compte rendu =
 
-Vous rendrez un compte-rendu explicitant les différentes étapes de ce TP :
-  * Décrivez précisément le flot de conception.
-  * Quels choix avez-vous retenus pour le placement des colonnes du chemin de données ?
-  * votre circuit est-il limité par les plots ou par la taille du coeur (pad limited ou core limited) ?
-  * Quels sont les résultats donnés par lvx ?
+Le compte rendu des TPs 7 et 8 est commun avec celui des TPs 3 et 4.
+
+Pour cette parti précisément, vous devez :
+  * Décrire le flot de conception.
+  * Expliquer quels choix ont été retenus pour le placement des colonnes du chemin de données.
+  * Donner la taille du circuit obtenu. '''Votre circuit est-il limité par les plots ou par la taille du coeur (pad limited ou core limited) ?'''
+  * Donner les résultats donnés par lvx.
   * etc ...
 
 Les schémas sont appréciés.
 
-Fournissez les fichiers source de ce TP ou donnez vos logins, vos noms et prénoms, et vos répertoires de travail
+N'oubliez pas de fournir les fichiers source ou de donner vos logins, vos noms et prénoms, et vos répertoires de travail
 ( dans ce cas laissez libre accès à vos répertoires en lecture !).
 
@@ -237 +208 @@
 = 6 Conclusion =
 
-Ce TP vous a permis de passer par la plupart des étapes nécessaires à la conception
-physique d'un circuit réalisé en cellules précaractérisées avec préplacement
-des parties régulières.
-
-Ces mêmes outils seront utilisés pour laréalisation du processeur MIPS R3000.
+Les TPs 3, 4 et 7 vous ont permis de passer par la plupart des étapes nécessaires à la conception physique d'un circuit réalisé en cellules précaractérisées avec préplacement des parties régulières.
+
+Le TP8 va vous permettre d'évaluer plus en détail les performances du circuit créé.
+
+Ces mêmes outils seront utilisés pour la réalisation du processeur MIPS R3000.