

TP1 : Synthèse

1. 1 Introduction

1. 1.1 Synthèse d'automates d'états finis

1. 1.1.1 Automates de MOORE et de MEALY

2. 1.1.2 VHDL et SYF

3. 1.1.3 Exemple

2. 1.2 Synthèse logique et optimisation structurelle

1. 1.2.1 Synthèse logique

2. 1.2.2 Résolution des problèmes de fanout (sortance)

3. 1.2.3 Visualisation de la chaîne longue

4. 1.2.4 Vérification de la netlist

2. 2. Travail à effectuer

1. 2.1 Réalisation d'un compteur

2. 2.2 Réalisation d'un digicode

3. 3 Compte rendu

1 Introduction

Le but de ce TP est de présenter quelques outils de la chaîne **ALLIANCE** dont :

- Les outils de synthèse logique **SYF**, **BOOM**, **BOOG**, **LOON** ;
- L'éditeur graphique de netlist **XSCH** ;
- Les outils pour la preuve formelle **FLATBEH**, **PROOF** ;
- Le simulateur **ASIMUT** ;

Chaque outil possède ses propres options donnant des résultats plus ou moins adaptés suivant l'utilisation que l'on veut faire du circuit.



Ce TP portera donc sur les méthodes de génération et de validation d'une netlist de cellules précaractérisées. En effet, même s'il est acquis que les outils de génération de **ALLIANCE** fonctionnent correctement, la validation de chaque vue générée est indispensable. Elle permet de limiter le coût et le temps de la conception.

Les dépendances de données dans le ?ux sont matérialisées dans la réalité par une dépendance de ?chier. Le ?chier **Make?le** exécuté à l'aide de la commande **make** permet de gérer ces dépendances. Reportez vous à l'annexe pour plus de détails.

L'?usage de **Make?le** sera obligatoire pour chaque TP

1.1 Synthèse d'automates d'états finis

Un circuit combinatoire pur ne dispose pas de registres internes. De ce fait, ses sorties ne dépendent que de ses entrées primaires. A l'inverse, un circuit séquentiel synchrone disposant de registres internes voit ses sorties changer en fonction de ses entrées mais aussi des valeurs mémorisées dans ses registres. En conséquence, l'état du circuit à l'instant $t+1$ dépend aussi de son état à l'instant t . Ce type de circuit peut être modélisé par un **automate d'états finis**.



1.1.1 Automates de MOORE et de MEALY

L'automate de MOORE voit l'état de ses sorties changer uniquement sur front d'horloge. Les entrées peuvent donc bouger entre deux fronts sans modifier les sorties. Par contre dans le cas d'un automate de MEALY, la variation des entrées peut modifier à tout moment la valeur des sorties. Dans notre **fsm** (*finite-state machine*), on s'imposera de séparer la fonction de génération de la fonction de transition (automate de Moore). Pour cela, deux process distincts matérialiseront le calcul du prochain état et sa mise à jour.



1.1.2 VHDL et SYF

Afin de décrire de tels automates, on utilise un style particulier de description VHDL qui définit l'architecture fsm. Le fichier correspondant possède également l'extension **.fsm**. A partir de ce fichier, l'outil **SYF** effectue la synthèse d'automate et transforme cet automate abstrait en un réseau booléen. **SYF** génère donc un fichier VHDL au format **.vbe**.

Comme la plupart des outils utilisés au laboratoire, il faut positionner certaines variables d'environnement avant d'utiliser **SYF**. Pour les connaître, reportez-vous au man de **SYF**.

1.1.3 Exemple

Afin de se familiariser avec la syntaxe de description d'un fichier **.fsm**, un exemple de compteur de trois "1" successifs est présenté. Sa vocation est de détecter par exemple sur une liaison série une séquence de trois "1" successifs. Le graphe d'états que l'on cherche à décrire est représenté sur la figure .

Le format fsm est également décrit dans une page man. Pensez à la consulter.



```
entity circuit is
port (
    ck, i, reset, vdd, vss : in bit ;
    o : out bit
) ;
end circuit ;

architecture MOORE of circuit is

    type ETAT_TYPE is (E0, E1, E2, E3) ;
    signal EF, EP : ETAT_TYPE;
    -- pragma CURRENT_STATE EP
    -- pragma NEXT_STATE EF
    -- pragma CLOCK CK

begin

    process (EP, i, reset)
    begin

        if (reset=?1?) then
            EF <= E0;
        else
            case EP is
            when E0 =>
                if (i=?1?) then
                    EF <= E1;
                else
                    EF <= E0;
                end if;
            end case;
        end if;
    end process;
end architecture;
```

```

        end if;

    when E1 =>
        if (i=?1?) then
            EF <= E2;
        else
            EF <= E0;
        end if;
    when E2 =>
        if (i=?1?) then
            EF <= E3;
        else
            EF <= E0;
        end if;
    when E3 =>
        if (i=?1?) then
            EF <= E3;
        else
            EF <= E0;
        end if;
    when others => assert (?1?)
        report "etat illegal";
    end case;
end if;

case EP is
    when E0 =>
        o <= ?0?;
    when E1 =>
        o <= ?0?;
    when E2 =>
        o <= ?0?;
    when E3 =>
        o <= ?1?;
    when others => assert (?1?)
        report "etat illegal";
    end case;
end process;

process(ck)
begin
    if (ck=?1? and not ck?stable) then
        EP <= EF;
    end if;
end process;

end MOORE;

```

1.2 Synthèse logique et optimisation structurelle

1.2.1 Synthèse logique

La synthèse logique permet d'obtenir une netlist de portes à partir d'un réseau booléen (format **.vbe**). Plusieurs outils sont disponibles.

L'outil **BOOM** permet l'optimisation de réseau booléen avant synthèse.

L'outil **BOOG** offre la possibilité de synthétiser une netlist en utilisant une bibliothèque de cellules précaractérisées telle que **SXLIB**. La netlist pouvant être soit au format **.vst** soit au format **.al**, pensez à vérifier la variable d'environnement **MBK_OUT_LO**.

1.1.3 Exemple

1.2.2 Résolution des problèmes de fanout (sortance)

Les netlists générées contiennent parfois des signaux internes attaquant un nombre important de portes (grand fanout). Ceci se traduit par une détérioration des fronts (rise time et fall time). Il y a alors une perte en performance temporelle. Afin de résoudre ces problèmes, l'outil **LOON** remplace les cellules ayant un fanout (i.e sortance) trop grand par des cellules plus puissantes ou bien insère des buffers.

1.2.3 Visualisation de la chaîne longue

A tout moment, les netlists peuvent être éditées graphiquement. L'outil **XSCH** permet de visualiser le chemin le plus long grâce aux fichiers **.xsc** et **.vst** générés à la fois par **BOOG** et par **LOON**.

La résistance équivalente **R** est calculée sur la totalité des transistors du AND appartenant au chemin actif. De même, la capacité **C** est calculée sur les transistors passants du NOR correspondant au chemin entre i0 et la sortie de la cellule.

1.2.4 Vérification de la netlist

La netlist doit être certifiée. Pour cela, on dispose du simulateur **ASIMUT**, mais aussi de l'outil **PROOF** qui procède à une comparaison formelle de deux descriptions comportementales (**.vbe**). L'outil **FLATBEH** permet d'obtenir le nouveau fichier comportemental à partir de la netlist.

2. Travail à effectuer

Les différentes parties seront automatisées à l'aide d'un fichier **Makefile**.

2.1 Réalisation d'un compteur

- En s'inspirant du compteur de trois "un" présenté, écrire au format **.fsm** la description d'un compteur de cinq "un" successifs sous la forme d'un automate de Moore.
- Synthétiser l'automate avec **SYF** avec les options de codage **-a**, **-j**, **-m**, **-o**, **-r** et en utilisant les options **-CEV**. Penser à bien positionner les variables d'environnement.

```
> syf -CEV -a <fsm_source>
```

- Visualiser les fichiers **.enc**.
- Ecrire le fichier **.pat** de vecteurs de test.
- Simuler avec **ASIMUT** toutes les vues comportementales obtenues.

Que se passe-t-il si le reset n'est pas positionné en début de pattern ? Pourquoi ?

2.2 Réalisation d'un digicode

On veut réaliser une puce pour digicode. Les spécifications sont les suivantes :

Les chiffres de 0 à 9 sont codés en binaire naturel sur 4 bits. A et B sont codés comme suit :

Le digicode fonctionne en deux modes :

- * Mode Jour : La porte s'ouvre en appuyant sur "0"
- * Mode Nuit : La porte ne s'ouvre que si le code est correct

Pour distinguer les deux cas un "timer" externe calcule le signal jour qui vaut 1 entre 8h00 e

- * Le digicode commande une alarme dès qu'un des chiffres entrés n'est pas le bon
- * L'automate revient dans son état d'attente si rien n'est entré au clavier au bout de 5 secondes pour cela il reçoit un signal reset du timer externe
- * La puce fonctionne à une fréquence de 10MHz
- * Toute pression d'une touche du clavier est accompagnée du signal `press_kbd`, celui-ci signale

Le code est 53A17.

L'interface de l'automate est le suivant :

- * in ck
- * in reset
- * in jour
- * in i[3:0]
- * in 0
- * in press_kbd
- * out porte
- * out alarm

- Dessiner le graphe d'états de l'automate.
- Ecrire au format **.fsm** l'automate.
- Synthétiser l'automate avec **SYF** en utilisant les options de codage **-a**, **-j**, **-m**, **-o**, **-r** et en utilisant les options **-CEV**.

```
> syf -CEV -a <fsm_source>
```

- Ecrire le fichier **.pat** de vecteurs de test.
- Simuler avec **ASIMUT** toutes les vues comportementales obtenues.

Quelles sont vos remarques concernant la complexité des expressions (i.e temps) et le nombre de registres (i.e surface) des descriptions comportementales suivant les encodages ? En déduire les deux groupes d'encodage.

Comparez aussi leurs nombres de littéraux.

- Lancer l'optimisation du réseau booléen avec l'outil **BOOM** en demandant une optimisation en **surface** puis en **délai**.

```
> boom -V <vbe_source> <vbe_destination>
```

- Essayer **BOOM** avec les différents algorithmes **-s**, **-j**, **-b**, **-g**, **-p**... Le mode et le niveau d'optimisation sont aussi à changer.
- Comparer le nombre de littéraux après factorisation.

Pour chacun des réseaux booléens obtenus précédemment, effectuer le mapping sur cellules précaractérisées :

- Synthétiser la vue structurelle (en faisant attention à bien positionner les variables d'environnement).

```
> boog <vbe_source>
```

- Observer l'influence des options de **SYF** et de **BOOM** avec les différences netlists obtenues.
- Valider le travail de **BOOG** en resimulant avec **ASIMUT** les netlists obtenues avec les vecteurs de test qui ont servi à valider le réseau booléen initial.
- Utiliser **XSCH** pour visualiser la netlist.

```
> xsch -I vst -l <vst_source>
```

Cet outil vous permet de visualiser le chemin critique, représenté en rouge.

Si vous utilisez l'option `'-slide'` qui permet d'afficher un ensemble de netlists, n'oubliez pas d'appuyer sur les touches `'+'` ou `'-'` pour éditer vos fichiers !

Pour toutes les vues structurelles obtenues précédemment :

- Optimiser la netlist en lançant **LOON**.

```
> loon <vst_source> <vst_destination> <lax_param>
```

- Effectuer une optimisation de fanout en modifiant le facteur de fanout dans le fichier d'option **.lax**. Imposer des valeurs de capacités sur les sorties.

Quelle est, selon vous, la meilleure des netlists ? Pourquoi ?

À effectuer sur cette netlist :

- Valider le travail de **LOON** en resimulant sous **ASIMUT** les netlists obtenues avec les vecteurs de test qui ont servi à valider la vue comportementale initiale.
- Deux précautions valent mieux qu'une ! Faire une vérification formelle de la netlist en la comparant au fichier comportemental d'origine issu de **SYF**.

```
> ?atbeh <vst_source> <vbe_dest>
```

```
> proof -d <vbe_origine> <vbe_dest>
```

- Comparer si les deux fichiers sont bien identiques.

3 Compte rendu

Vous rédigerez un compte-rendu d'une page maximum pour ce TP dans lequel vous ferez attention à bien répondre aux questions posées ici (en gras). Vous inclurez les différents résultats obtenus surface/temps/optimisation.

Vous enverrez le compte rendu par mail, ainsi que les fichiers écrits (soit une archive contenant tous les fichiers dans le mail, soit le chemin d'accès aux fichiers, en faisant attention dans ce cas à laisser les droits).

Vous ferez attention à joindre les différents Makefile créés de façon à ce que la commande **make** effectue les différentes étapes de ce TP. Ces fichiers doivent également fournir une règle **clean** qui permet d'effacer tous les fichiers générés.

Ces règles seront à suivre durant tous les TPs de Tools.