Changes between Version 3 and Version 4 of ToolsTp2

Timestamp:

Dec 3, 2009, 1:36:34 PM (15 years ago)

Author:

cobell

Comment:

--

ToolsTp2

@@ -9 +9 @@
 [[Image(addaccu.jpg, nolink)]]
 
+Nous verrons dans ce TP '''Stratus''' comment permet de décrire des netlists paramétrables et de les utiliser.
+
+= 1 Introduction =
+
+  == 1.2 Circuit addaccu ==
+
 Le circuit addaccu a trois niveaux de hiérarchie : dans '''addaccu''' sont instanciés trois blocs '''mux''', '''reg''' et '''add'''.
-Les deux blocs '''mux''' et '''reg''' sont des générateurs paramétrable de cellules '''sxlib''', décrits dans le langage '''Stratus'''.
-Le bloc '''add''', également décrit dans le langage '''Stratus''', instancie un bloc '''full_adder'''.
-Le bloc '''full_adder''' est une netlist de cellules '''sxlib''' décrite en '''Stratus'''.
 
-Nous verrons dans ce TP que '''Stratus''' comment permet de décrire des netlists paramétrables et de les utiliser.
+Les deux blocs '''mux''' et '''reg''' sont des générateurs paramétrable décrits dans le langage '''Stratus''', ce sont des interconnexions de portes de bases, fournies par la bibliothèque de cellules pré-caractérisées SXLIB.
 
-= 1 Travail à effectuer =
+Le bloc '''add''', également décrit dans le langage '''Stratus''', instancie un bloc '''full_adder''', lui même étant une interconnexion de porte SXLIB, décrit en '''Stratus'''.
+
+Une cellule pré-caractérisée (en anglais ''standard cell'') est une fonction élémentaire pour laquelle on dispose des différentes "vues" permettant son utilisation par des outils CAO:
+
+    * vue physique : dessin des masques, permettant d'automatiser le placement et le routage.
+    * vue logique : schéma en transistors permettant la caractérisation (surface, consommation, temps de propagation).
+    * vue comportementale : description VHDL permettant la simulation logique des circuits utilisant cette bibliothèque. 
+
+
+  == 1.2 La bibliothèque SXLIB ==
+
+La bibliothèque de cellules utilisée dans ce TP est la bibliothèque SXLIB, développée par le laboratoire LIP6, pour la chaîne de CAO '''ALLIANCE'''.
+La particularité de cette bibliothèque est d'être "portable" : le dessin des masques de fabrication utilise une technique de dessin symbolique, qui permet d'utiliser cette bibliothèque de cellules pour n'importe quel procédé de fabrication CMOS possédant au moins trois niveaux d'interconnexion.
+
+Evidemment les caractéristiques physiques (surface occupée, temps de propagation) dépendent du procédé de fabrication.
+Les cellules que vous utiliserez dans ce TP ont été caractérisées pour un procédé de fabrication CMOS 0.35 micron.
+
+La liste des cellules disponibles dans la bibliothèque SXLIB peut être obtenue en consultant la page man :
+{{{
+> man sxlib
+}}}
+
+Comme vous pourrez le constater, il existe plusieurs cellules réalisant la même fonction logique. Les deux cellules na2_x1 et na2_x4 réalisent toutes les deux la fonction NAND à 2 entrées, et ne diffèrent entre elles que par leur puissance électrique: La cellule na2_x4 est capable de charger une capacité de charge 4 fois plus grande que la cellule na2_x1. Evidemment, plus la cellule est puissante, plus la surface de silicium occupée est importante. 
+Vous pouvez visualiser le dessin des masques de ces cellules en utilisant l'éditeur graphique de la chaîne ALLIANCE '''GRAAL'''.
+
+= 2 Travail à effectuer =
 
   == 1.1 Bloc mux ==