| 64 | |
| 65 | === 1.3.3 Additionneur === |
| 66 | |
| 67 | Un additionneur 4 bits peut être réalisé en interconnectant 4 additionneurs 1 bit suivant le schéma ci-dessous : |
| 68 | |
| 69 | [[Image(adder.jpg, nolink)]] |
| 70 | |
| 71 | Un additionneur 1 bit (encore appelé ''Full Adder'') possède 3 entrées a,b,c, et deux sorties s et r. |
| 72 | La table de vérité est définie par le tableau ci-dessous. |
| 73 | |
| 74 | Le bit de "somme" s vaut 1 lorsque le nombre de bits d'entrée égal à 1 est impair. Le bit de "report" est égal à 1 lorsqu'au moins deux bits d'entrée valent 1. |
| 75 | |
| 76 | TABLEAU |
| 77 | |
| 78 | Ceci donne les expressions suivantes : |
| 79 | |
| 80 | * s <= a XOR b XOR c |
| 81 | * r <= (a AND b) OR (a AND c) OR (b AND c) |
| 82 | |
| 83 | Il existe plusieurs schémas possibles pour réaliser un ''Full Adder''. |
| 84 | Nous vous proposons d'utiliser le schéma ci-dessous, qui utilise trois cellules ''na2_x1'' (NAND 2 entrées), et deux cellules ''xr2_x1'' (XOR 2 entrées) : |
| 85 | |
| 86 | [[Image(full_adder.jpg, nolink)]] |