Changes between Version 1 and Version 2 of ToolsTp3-2010


Ignore:
Timestamp:
Jan 8, 2011, 3:59:40 PM (14 years ago)
Author:
franck
Comment:

--

Legend:

Unmodified
Added
Removed
Modified

  • ToolsTp3-2010

    v1 v2  
    55[[PageOutline]]
    66
    7 Dans ce TP, nous souhaitons réaliser un générateur de circuit addaccu amélioré avec comme paramètre, entre autres, le nombre de bits.
    8 
    9 Nous verrons dans ce TP comment '''Stratus''' permet de décrire des netlists paramétrables et de les utiliser.
    10 
    11 Pensez à conculter la documentation de '''Stratus''' en cas de besoin :
     7Dans ce TP, nous souhaitons réaliser un générateur de circuit addaccu amélioré avec comme paramètre, entre autres, le nombre de bits. Ce générateur sera, dans un premier temps, conçu avec les cellules de sxlib, puis avec les cellules de dpsxlib.
     8
     9Nous verrons dans ce TP comment '''Stratus''' permet de décrire des netlists paramétrables et de les utiliser. Les Netlists seront placés-routés de différentes manières pour montrer l'intérêt du placement procédural.
     10
     11Pensez à consulter la documentation de '''Stratus''' en cas de besoin :
    1212
    1313https://www-asim.lip6.fr/recherche/coriolis/doc/en/html/stratus/index.html
    … …  
    2121[[Image(addaccu.jpg, nolink)]]
    2222
    23 Les deux blocs '''mux''' et '''reg''' sont des générateurs paramétrable décrits dans le langage '''Stratus''', ce sont des interconnexions de portes de bases, fournies par la bibliothèque de cellules pré-caractérisées SXLIB.
     23Les deux blocs '''mux''' et '''reg''' sont des générateurs paramétrables décrits dans le langage '''Stratus''', ce sont des interconnexions de portes de bases, fournies par la bibliothèque de cellules pré-caractérisées SXLIB.
    2424
    2525Le bloc '''add''', également décrit dans le langage '''Stratus''', instancie un bloc '''full_adder''', lui même étant une interconnexion de porte '''sxlib''', décrit en '''Stratus'''.