Changes between Version 1 and Version 2 of ToolsTp4-2010


Ignore:
Timestamp:
Dec 8, 2009, 11:08:34 AM (15 years ago)
Author:
cobell
Comment:

--

Legend:

Unmodified
Added
Removed
Modified
  • ToolsTp4-2010

    v1 v2  
    137137= 2 Routage manuel =
    138138
     139Nous avons vu dans l'exercice précédent comment dessiner une cellule précaractérisée respectant le gabarit de le bibliothèque '''SXLIB'''.
     140Le but de cet exercice est de réaliser le dessin des masques d'un bloc combinatoire résultant de l'interconnexion de plusieurs cellules de la bibliothèque '''SXLIB'''.
     141
     142On va donc effectuer ''à la main'' (c'est à dire en utilisant l'éditeur interactif '''graal'''), le placement et le routage de cet opérateur, pour mieux comprendre les problèmes que doivent résoudre les outils de placement/routage automatiques.
     143
     144  == 2.1 Spécification fonctionnelle ==
     145
    139146TODO
     147
     148Le bloc à réaliser contient donc 4 Full-adders.
     149Regardons plus précisément les caractéristiques de cette cellule :
     150
     151  * La cellule a une largeur de x pitchs.
     152  * Le signal d'entrée x est accessible sur x pistes de routage.
     153  * Le signal de sortie x est accessible sur x pistes de routage.
     154
     155  == 2.2 Travail à réaliser ==
     156
     157  * Saisir sous '''graal''' le dessin du bloc ''adder'' en instanciant les 4 portes ''fulladder_x2''.
     158  * Dessiner les fils de routage sous '''graal'''.
     159  * Utiliser la commande ''equi'' pour vérifier la connectivité de chacun des signaux.
     160  * Vérifier l'absence de violation des règles de dessin en lançant la commande ''druc'' sous '''graal'''.
     161    Pour que cette vérification soit significative, il faut préalablement "mettre à plat" le bloc, en utilisant la commande ''real flat''.
     162
     163  * Extraire la netlist du bloc au format '''.al''' avec l'outil '''cougar''' mais sans descendre au niveau des transistors :
     164    On veut obtenir une netlist de cellules, et non une netlist de transistors.
     165  * Vérifier que la netlist obtenue ''adder.al'' et la netlist au format '.vst' obtenue au TP précédent sont isomorphes en utilisant l'outil '''lvx'''.
     166  * Créer un fichier Makefile automatisant la procédure de validation.
    140167
    141168= 3 Placement de l'addaccu =