| 147 | |
| 148 | Le bloc à réaliser contient donc 4 Full-adders. |
| 149 | Regardons plus précisément les caractéristiques de cette cellule : |
| 150 | |
| 151 | * La cellule a une largeur de x pitchs. |
| 152 | * Le signal d'entrée x est accessible sur x pistes de routage. |
| 153 | * Le signal de sortie x est accessible sur x pistes de routage. |
| 154 | |
| 155 | == 2.2 Travail à réaliser == |
| 156 | |
| 157 | * Saisir sous '''graal''' le dessin du bloc ''adder'' en instanciant les 4 portes ''fulladder_x2''. |
| 158 | * Dessiner les fils de routage sous '''graal'''. |
| 159 | * Utiliser la commande ''equi'' pour vérifier la connectivité de chacun des signaux. |
| 160 | * Vérifier l'absence de violation des règles de dessin en lançant la commande ''druc'' sous '''graal'''. |
| 161 | Pour que cette vérification soit significative, il faut préalablement "mettre à plat" le bloc, en utilisant la commande ''real flat''. |
| 162 | |
| 163 | * Extraire la netlist du bloc au format '''.al''' avec l'outil '''cougar''' mais sans descendre au niveau des transistors : |
| 164 | On veut obtenir une netlist de cellules, et non une netlist de transistors. |
| 165 | * Vérifier que la netlist obtenue ''adder.al'' et la netlist au format '.vst' obtenue au TP précédent sont isomorphes en utilisant l'outil '''lvx'''. |
| 166 | * Créer un fichier Makefile automatisant la procédure de validation. |