145 | | Le bloc à réaliser est l'additionneur 4 bits vu lors du TP précédent. |
146 | | Il contient donc 4 Full-adders. |
147 | | Regardons plus précisément les caractéristiques de cette cellule : |
148 | | |
149 | | * La cellule a une largeur de x pitchs. |
150 | | * Le signal d'entrée x est accessible sur x pistes de routage. |
151 | | * Le signal de sortie x est accessible sur x pistes de routage. |
| 145 | Le bloc à réaliser est le full-adder vu lors du TP précédent. |
| 146 | Il contient donc 3 portes Nand2 et deux portes Xor. |
| 147 | Regardons plus précisément les caractéristiques de ces deux cellules : |
| 148 | |
| 149 | * La ''na2_x1'' a une largeur de 4 pitchs, |
| 150 | * le signal d'entrée i0 est accessible sur 7 pistes de routage, |
| 151 | * le signal d'entrée i1 est accessible sur 6 pistes de routage, |
| 152 | * le signal de sortie nq est accessible sur 7 pistes de routage. |
| 153 | |
| 154 | * La ''xr2_x1'' a une largeur de 9 pitchs, |
| 155 | * le signal d'entrée i0 est accessible sur 7 pistes de routage, |
| 156 | * le signal d'entrée i1 est accessible sur 7 pistes de routage, |
| 157 | * le signal de sortie q est accessible sur 6 pistes de routage. |