Changes between Version 7 and Version 8 of ToolsTp4
- Timestamp:
- Jan 12, 2010, 4:18:56 PM (15 years ago)
Legend:
- Unmodified
- Added
- Removed
- Modified
-
ToolsTp4
v7 v8 31 31 [[Image(hierarchie.jpg,nolink)]]] 32 32 33 = 2 Etude des fichiers fournis = 34 33 35 Les Fichiers fournis sont les suivants : 34 36 … … 41 43 * [attachment:CATAL Catalogue des modèles] 42 44 43 = 2 Partie contrôle = 44 45 == 2.1 Description comportementale == 45 == 2.1 Partie contrôle == 46 46 47 47 * Etudiez le fichier amd2901_ctl.vbe fourni (vous pouvez entre autres vérifier qu'il correspond bien aux [attachment:ctl-alu.jpg données founies]). … … 52 52 }}} 53 53 54 == 2.2 Synthèse ==55 56 On souhaite réaliser la vue structurelle de la partie contrôle de l'Amd2901 à l'aide de la vue comportementale fournie.57 58 54 * Utilisez les outils de synthèse de la chaîne '''Alliance''' pour réaliser la synthèse logique avec les cellules pre-caractérisées de '''sxlib'''. 59 60 == 2.3 Validation du schéma de la partie contrôle ==61 62 55 * Utilisez de nouveau '''Asimut''' pour valider le schéma obtenu en simulant le circuit complet avec les vecteurs de test fournis. 63 Pense rà remplacer la vue comportementale de la partie contrôle par la vue structurelle en ôtant le nom '''amd2901_ctl''' du fichier '''CATAL'''.56 Pensez à remplacer la vue comportementale de la partie contrôle par la vue structurelle en ôtant le nom '''amd2901_ctl''' du fichier '''CATAL'''. 64 57 {{{ 65 58 > asimut -zerodelay amd2901_chip pattern resultat … … 70 63 En cas de problème(s), n'hésitez pas à utiliser '''XPAT'''. 71 64 72 = 3 Chemin de données=65 == 2.2 Chemin de données == 73 66 74 67 Le chemin de données est formé de la logique régulière du circuit. … … 77 70 Cela permet d'optimiser le schéma en utilisant plusieurs fois le même matériel. Par exemple, les amplificateurs des signaux de commande d'un multiplexeur sur n bits sont partagés par les n bits ... 78 71 79 == 3.1 Description structurelle ==80 72 81 73 Le chemin de données de l'Am2901 peut être schématisé par les figures ci-dessous. … … 83 75 ||[[Image(dpt.jpg, nolink)]]||[[Image(dpt-alu.jpg, nolink)]][[Image(dpt-banc.jpg, nolink)]]|| 84 76 85 * Etudiez Le fichier fourni décrivant le chemin de données. 86 87 == 3.2 Placement == 88 89 Le fichier fourni comporte non seulement la description de la netlist du chemin de données mais aussi le placement explicite des colonnes représentant les différents opérateurs 4 bits du chemin de données les unes par rapport aux autres. 77 * Etudiez Le fichier fourni décrivant le chemin de données : cef fichier comporte non seulement la description de la netlist du chemin de données mais aussi le placement explicite des colonnes représentant les différents opérateurs 4 bits du chemin de données les unes par rapport aux autres. 90 78 91 79 [[Image(preplacement.jpg,nolink)]] … … 94 82 * Etudiez le placement choisi : vérifiez entre autres que les colonnes ayant un grand nombre d'interconnexions communes sont ''proches'' 95 83 96 = 4Placement / Routage =84 = 3 Placement / Routage = 97 85 98 == 4.1 Préplacement des structures régulières ==86 == 3.1 Préplacement des structures régulières == 99 87 100 88 Introduire les étapes suivantes dans la méthode ''Layout'' du fichier ''am2901_core.py'' décrivant le coeur du circuit AM2091 : … … 108 96 * Faire appel à la méthode ''View'' pour visualiser. 109 97 110 == 4.2 Placement du coeur et de la couronne de plots ==98 == 3.2 Placement du coeur et de la couronne de plots == 111 99 112 100 Dans le fichier ''amd2901_chip.py'' fourni, les plots sont instanciés dans la méthode ''Netlist''. … … 119 107 * Visualiser le résultat. 120 108 121 == 4.3 Routage des alimentations ==109 == 3.3 Routage des alimentations == 122 110 123 111 * Créez la grille d'alimentation : fonction ''!PowerRing()''. 124 112 * Visualisez le résultat. 125 113 126 == 4.4 Placement de la logique irrégulière ==114 == 3.4 Placement de la logique irrégulière == 127 115 128 116 C'est le placeur '''mistral''' qui se charge de placer automatiquement les cellules non encore placées. … … 137 125 * Visualisez le résultat. 138 126 139 == 4.5 Routage des signaux d'horloge ==127 == 3.5 Routage des signaux d'horloge == 140 128 141 129 * Construisez le réseau maillé correspondant au signal d'horloge interne : fonction ''!RouteCk()''. 142 130 * Visualisez le résultat. 143 131 144 == 4.6 Routage des signaux logiques ==132 == 3.6 Routage des signaux logiques == 145 133 146 134 L'appel au routeur automatique '''nero''' n'est pas encore intégré dans le langage '''Stratus'''. … … 152 140 L'option -p indique que vous fournissez un fichier de placement en argument. Le deuxième argument est le fichier définissant la ''netlist'', le troisième est le nom du fichier résultat. 153 141 154 == 4.5Validation ==142 == 3.7 Validation == 155 143 156 144 * Validez le routage en utilisant les les outils '''druc''', '''cougar''' et '''lvx'''.
