{{{
#!html
<h1> TP4 : AM2901</h1>
}}}
[[PageOutline]]

= 1 Architecture interne du circuit Am2901 =

La description générale du processeur AM2901 est donnée par : ftp://asim.lip6.fr/pub/amd2901/amd2901.pdf.

Nous décomposons le circuit en 2 blocs : la partie contôle, et la partie opérative  ou chemin de données.

  * Le chemin de données contient les parties régulières de l'Amd2901 c'est à dire les registres et l'unité arithmétique et logique.
  * La partie contrôle contient la logique irrégulière, c'est à dire le décodage des instructions et le calcul des "drapeaux" (indicateurs, ou "Flags").

[[Image(bloc.jpg, nolink)]]

Nous utiliserons la description hiérarchique suivante :

[[Image(hier.jpg,nolink)]]]

Les Fichiers fournis sont les suivants :

 * [attachment:am2901_ctl.vbe description du  comportement de la partie contrôle de l'AM2901]
 * [attachment:am2901_dpt.py description logique de la partie chemin de données de l'AM2901]
 * [attachment:am2901_core.py  description logique du coeur de l'AMD2901]
 * [attachment:am2901_chip.py description logique du circuit contenant les plots et le coeur de l'AM2901]
 * [attachment:inst_chip.py script python de création du circuit AM2901]
 * [attachment:pattern.pat le fichier de vecteurs de test de l'AMD2901]
 * [attachment:CATAL Catalogue des modèles]

= 2 Partie contrôle =

  == 2.1 Description comportementale ==

  * Etudiez le  fichier amd2901_ctl.vbe fourni (vous pouvez entre autres vérifier qu'il correspond bien aux [attachment:ctl-alu-1.jpg données founies]).
  * Générez la vue structurelle de l'AM2901 avec le script python fourni.
  * Lancez la simulation avec '''asimut''' (Vérifiez que le fichier CATAL indique bien au simulateur qu'il faut utiliser la description comportementale (''.vbe'') de la partie controle).
{{{
> asimut amd2901_chip pattern resultat
}}}

  == 2.2 Synthèse ==

On souhaite réaliser la vue structurelle de la partie contrôle de l'Amd2901 à l'aide de la vue comportementale fournie.

  * Utilisez les outils de synthèse de la chaîne '''Alliance''' pour réaliser la synthèse logique avec les cellules pre-caractérisées de '''sxlib'''.

  == 2.3 Validation du schéma de la partie contrôle ==

  * Utilisez de nouveau '''Asimut''' pour valider le schéma obtenu en simulant le circuit complet avec les vecteurs de test fournis. 
    Penser à remplacer la vue comportementale de la partie contrôle par la vue structurelle en ôtant le nom '''amd2901_ctl''' du fichier '''CATAL'''.
{{{
> asimut -zerodelay amd2901_chip pattern resultat
}}}

Notez que l'on réalise une simulation "zero délai" de la netlist.

En cas de problème(s), n'hésitez pas à utiliser '''XPAT'''.

= 2 Chemin de données =

TOTO

= 3 Placement / Routage =

TODO

= 4 Rapport =

TODO