Index: trunk/doc/slides/1_contexte_sujet.tex
===================================================================
--- trunk/doc/slides/1_contexte_sujet.tex	(revision 17)
+++ trunk/doc/slides/1_contexte_sujet.tex	(revision 17)
@@ -0,0 +1,54 @@
+%==============================================================================
+\section{Contexte et Sujet}
+%==============================================================================
+
+\begin{frame} \FT{Contexte}
+    \BI
+    \o La simulation de processeurs a acquis une importance capitale pour le
+    développement de compilateurs et d'applications, pour bon nombre de raisons :
+       \BI
+       \o Il n'est pas nécessaire d'avoir à sa disposition le micro-processeur
+       \o Elle permet un diagnostic spécifique à un processeur des performances
+       d'un programme
+       \EI
+    \o Les simulateurs les plus répandus prennent en considération des détails
+    très nombreux des processeurs, il en découle des simulations très lentes,
+    voire inutilisables pour simuler des architectures multic\oe ur.
+    \EI
+\end{frame} %-------------------------------------------------------------------
+\begin{frame} \FT{Description détaillée}
+    \BI
+    \o On cherche à simuler le comportement d'un programme en se focalisant sur
+    l'aspect mémoire :
+        \BI
+        \o La hierarchie de cache
+        \o La communication entre les cache
+        \o La gestion de la cohérence entre les caches partagés
+        \o La simulation des délais de traitement
+        \EI
+    \o L'objectif est donc d'obtenir des estimations suivantes :
+        \BI
+        \o le nombre de hit/miss
+        \o comptabiliser ces hit/miss pour chaque c\oe ur et pour chaque cache, 
+        \EI
+    \EI
+\end{frame}
+
+\begin{frame} \FT{État de l'art}
+    \BI
+    \o Il existe quelques simulateurs, qui sont, pour la plupart orientés vers
+    une simulation complète et précise, il en résulte qu'ils sont toujours
+    relativement lents :
+        \BI
+        \o SimpleScalar, qui est inutilisable (sans extension) pour simuler
+        des systèmes multi-processeurs ou multic\oe urs.
+        \o Unisim, qui est beaucoup plus modulaire, mais qui procure un
+        framework assez important, dont il aurait fallu extraire la 
+        simple modélisation de cache.
+        \o Simics, semble offrir des avantages considérables sur les autres,
+        notemment quant à sa vitesse d'exécution, mais c'est un logiciel
+        propriétaire que nous n'avons pas testé
+        \EI
+    \EI
+
+\end{frame} %-------------------------------------------------------------------
Index: trunk/doc/slides/2_definition_analyse_probleme.tex
===================================================================
--- trunk/doc/slides/2_definition_analyse_probleme.tex	(revision 17)
+++ trunk/doc/slides/2_definition_analyse_probleme.tex	(revision 17)
@@ -0,0 +1,19 @@
+%==============================================================================
+\section{Définition et analyse du problème}
+%==============================================================================
+
+\begin{frame} \FT{Simulation de caches de processeurs multicoeurs}
+    \BI
+    \o La simulation doit prendre en compte les aspects suivants :
+        - hierarchie paramétrabe de plusieurs caches, de façon modulaire
+        (cache L1, L2, etc.)
+    \o communications entres les caches hierarchiques
+    \o gestion de caches de processeurs multicoeurs :
+        \BI
+        \o caches partagés
+        \o caches indépendants
+        \EI
+    \o gestion de la cohérence du cache
+    \o gestion de différentes politiques d'utilisation des caches partagés
+    \EI
+\end{frame} %-------------------------------------------------------------------
Index: trunk/doc/slides/3_principe_solution.tex
===================================================================
--- trunk/doc/slides/3_principe_solution.tex	(revision 17)
+++ trunk/doc/slides/3_principe_solution.tex	(revision 17)
@@ -0,0 +1,17 @@
+%==============================================================================
+\section{Principe de la solution}
+%==============================================================================
+
+\begin{frame} \FT{Principe de la solution}
+    \BI
+    \o Modélisation de la hierarchie de cache
+    \o Traitement d'une séquence d'accès (read, write) à des adresses
+    \o Un modèle très simplifié pour le reste des instructions:
+        \BI
+        \o pas d'analyse de dépendances
+        \o pas de prédiction de branchement
+        \o constantes pour les temps d'execution des instructions
+        \EI
+    \o le traitement des autres instructions est encore à définir
+    \EI
+\end{frame} %-------------------------------------------------------------------
Index: trunk/doc/slides/4_identification_taches.tex
===================================================================
--- trunk/doc/slides/4_identification_taches.tex	(revision 17)
+++ trunk/doc/slides/4_identification_taches.tex	(revision 17)
@@ -0,0 +1,15 @@
+%==============================================================================
+\section{Identification des tâches à accomplir}
+%==============================================================================
+
+\begin{frame} \FT{Tâches à accomplir}
+    \BI
+    \o Étude modèle simplifié du processeur, différentes approches possibles
+        \BI
+        \o intrumentation d'un exécutable (modèle de valgrind)
+        \o émulation
+        \EI
+    \o Gestion d'un bus mémoire
+    \o Implémentation du modèle simplifié du processeur selon l'approche étudiée
+    \EI
+\end{frame} %-------------------------------------------------------------------
Index: trunk/doc/slides/5_procedure_recette.tex
===================================================================
--- trunk/doc/slides/5_procedure_recette.tex	(revision 17)
+++ trunk/doc/slides/5_procedure_recette.tex	(revision 17)
@@ -0,0 +1,14 @@
+%==============================================================================
+\section{Procédure de recette}
+%==============================================================================
+
+\begin{frame} \FT{Validation des résultats}
+    \BI
+	\o Une suite de tests semi-automatisée, d'après des calculs sur papier :
+        \BI 
+        \o comptage correct des hit/miss pour différentes configurations
+        \o calcul du temps d'exécution estimé total
+        \EI
+    \o Comparaison des résultats avec unisim.
+    \EI
+\end{frame} %-------------------------------------------------------------------
Index: trunk/doc/slides/6_echeancier.tex
===================================================================
--- trunk/doc/slides/6_echeancier.tex	(revision 17)
+++ trunk/doc/slides/6_echeancier.tex	(revision 17)
@@ -0,0 +1,7 @@
+%==============================================================================
+\section{Echéancier}
+%==============================================================================
+
+\begin{frame} \FT{Echéancier}
+%\FIGW{.6}{echeancier}
+\end{frame}
Index: trunk/doc/slides/contexte_sujet.tex
===================================================================
--- trunk/doc/slides/contexte_sujet.tex	(revision 15)
+++ 	(revision )
@@ -1,54 +1,0 @@
-%==============================================================================
-\section{Contexte et Sujet}
-%==============================================================================
-
-\begin{frame} \FT{Contexte}
-    \BI
-    \o La simulation de processeurs a acquis une importance capitale pour le
-    développement de compilateurs et d'applications, pour bon nombre de raisons :
-       \BI
-       \o Il n'est pas nécessaire d'avoir à sa disposition le micro-processeur
-       \o Elle permet un diagnostic spécifique à un processeur des performances
-       d'un programme
-       \EI
-    \o Les simulateurs les plus répandus prennent en considération des détails
-    très nombreux des processeurs, il en découle des simulations très lentes,
-    voire inutilisables pour simuler des architectures multicoeur.
-    \EI
-\end{frame} %-------------------------------------------------------------------
-\begin{frame} \FT{Description détaillée}
-    \BI
-    \o On cherche à simuler le comportement d'un programme en se focalisant sur
-    l'aspect mémoire :
-        \BI
-        \o La hierarchie de cache
-        \o La communication entre les cache
-        \o La gestion de la cohérence entre les caches partagés
-        \o La simulation des délais de traitement
-        \EI
-    \o L'objectif est donc d'obtenir des estimations suivantes :
-        \BI
-        \o le nombre de hit/miss
-        \o comptabiliser ces hit/miss pour chaque c\oe ur et pour chaque cache, 
-        \EI
-    \EI
-\end{frame}
-
-\begin{frame} \FT{État de l'art}
-    \BI
-    \o Il existe quelques simulateurs, qui sont, pour la plupart orientés vers
-    une simulation complète et précise, il en résulte qu'ils sont toujours
-    relativement lents :
-        \BI
-        \o SimpleScalar, qui est inutilisable (sans extension) pour simuler
-        des systèmes multi-processeurs ou multicoeurs.
-        \o Unisim, qui est beaucoup plus modulaire, mais qui procure un
-        framework assez important, dont il aurait fallu extraire la 
-        simple modélisation de cache.
-        \o Simics, semble offrir des avantages considérables sur les autres,
-        notemment quant à sa vitesse d'exécution, mais c'est un logiciel
-        propriétaire que nous n'avons pas testé
-        \EI
-    \EI
-
-\end{frame} %-------------------------------------------------------------------
Index: trunk/doc/slides/definition_analyse_probleme.tex
===================================================================
--- trunk/doc/slides/definition_analyse_probleme.tex	(revision 15)
+++ 	(revision )
@@ -1,19 +1,0 @@
-%==============================================================================
-\section{Définition et analyse du problème}
-%==============================================================================
-
-\begin{frame} \FT{Simulation de caches de processeurs multicoeurs}
-    \BI
-    \o La simulation doit prendre en compte les aspects suivants :
-        - hierarchie paramétrabe de plusieurs caches, de façon modulaire
-        (cache L1, L2, etc.)
-    \o communications entres les caches hierarchiques
-    \o gestion de caches de processeurs multicoeurs :
-        \BI
-        \o caches partagés
-        \o caches indépendants
-        \EI
-    \o gestion de la cohérence du cache
-    \o gestion de différentes politiques d'utilisation des caches partagés
-    \EI
-\end{frame} %-------------------------------------------------------------------
Index: trunk/doc/slides/echeancier.tex
===================================================================
--- trunk/doc/slides/echeancier.tex	(revision 15)
+++ 	(revision )
@@ -1,7 +1,0 @@
-%==============================================================================
-\section{Echéancier}
-%==============================================================================
-
-\begin{frame} \FT{Echéancier}
-%\FIGW{.6}{echeancier}
-\end{frame}
Index: trunk/doc/slides/identification_taches.tex
===================================================================
--- trunk/doc/slides/identification_taches.tex	(revision 15)
+++ 	(revision )
@@ -1,15 +1,0 @@
-%==============================================================================
-\section{Identification des tâches à accomplir}
-%==============================================================================
-
-\begin{frame} \FT{Tâches à accomplir}
-    \BI
-    \o Étude modèle simplifié du processeur, différentes approches possibles
-        \BI
-        \o intrumentation d'un exécutable (modèle de valgrind)
-        \o émulation
-        \EI
-    \o Gestion d'un bus mémoire
-    \o Implémentation du modèle simplifié du processeur selon l'approche étudiée
-    \EI
-\end{frame} %-------------------------------------------------------------------
Index: trunk/doc/slides/principe_solution.tex
===================================================================
--- trunk/doc/slides/principe_solution.tex	(revision 15)
+++ 	(revision )
@@ -1,17 +1,0 @@
-%==============================================================================
-\section{Principe de la solution}
-%==============================================================================
-
-\begin{frame} \FT{Principe de la solution}
-    \BI
-    \o Modélisation de la hierarchie de cache
-    \o Traitement d'une séquence d'accès (read, write) à des adresses
-    \o Un modèle très simplifié pour le reste des instructions:
-        \BI
-        \o pas d'analyse de dépendances
-        \o pas de prédiction de branchement
-        \o constantes pour les temps d'execution des instructions
-        \EI
-    \o le traitement des autres instructions est encore à définir
-    \EI
-\end{frame} %-------------------------------------------------------------------
Index: trunk/doc/slides/procedure_recette.tex
===================================================================
--- trunk/doc/slides/procedure_recette.tex	(revision 15)
+++ 	(revision )
@@ -1,14 +1,0 @@
-%==============================================================================
-\section{Procédure de recette}
-%==============================================================================
-
-\begin{frame} \FT{Validation des résultats}
-    \BI
-	\o Une suite de tests semi-automatisée, d'après des calculs sur papier :
-        \BI 
-        \o comptage correct des hit/miss pour différentes configurations
-        \o calcul du temps d'exécution estimé total
-        \EI
-    \o Comparaison des résultats avec unisim.
-    \EI
-\end{frame} %-------------------------------------------------------------------