

COURS H. MEHREZ

COURS "Time"

Rattrapage Mars 2007

DUREE 1H30- TOUS DOCUMENTS AUTORISES

Exercice I: Dimensionnement de portes en CMOS DUAL.

On considérera que les longueurs des transistors sont toutes égales à 2μ . La distance entre les diffusions des transistors N et P est de 6μ .

QUESTION 1:

Pourquoi dessiner le W/L du transistor MOS canal P (N°1) de l'inverseur plus grand que le transistor MOS N (N°2) ?

Donner deux justifications?

Dans le cas présent (dessin ci-contre), l'inverseur est-il correctement dimensionné? Justifier votre réponse.

QUESTION 2:



Quelles sont les valeurs des capacités C_i et C_o attachées respectivement à l'entrée i et à la sortie o de l'inverseur? On ne prendra en compte que les capacités d'oxyde mince et d'oxyde épais des polys, ainsi que les capacités des surfaces et périmètres des diffusions. Pour simplifier, on ne tiendra pas compte des autres capacités.

QUESTION 3:

Quelle est la fonction logique remplie par la porte dessinée ci-contre?


QUESTION 4:

Cette porte est-elle correctement dimensionnée? Justifier votre réponse.



Exercice N°2

Soit le réseau combinatoire ci-contre:



Question 5

Donner la fonction logique réalisée par ce réseau : $s = F(a, b, c, d)$.

Question 6

En considérant que les états des entrées sont corrects (c'est à dire avec une tension 0V pour "0" et V_{dd} pour "1"), déterminer les tensions minimales et maximales des nœuds x, y, z.

Question 7

On admet l'existence de certaines dégradations de niveau du nœud z, quelles sont les conséquences induites sur la consommation statique des inverseurs I1 et I2 et sur les tensions minimales et maximales des nœuds t et s.