source: branches/ODCCP/modules/vci_mem_cache/caba/metadata/vci_mem_cache.sd @ 452

Last change on this file since 452 was 452, checked in by devigne, 11 years ago

Introduction of ODCCP branch
New components :
-dspin_odccp_param (Cleanup Data)
-generic_tlb_odccp (flag CC)
-generic_cache_odccp (STATE : VALID_CC and VALID_NCC)
-vci_cc_vcache_wrapper (Hybrid cache Write-Through / Write-Back,

Cleanup Data, new pktid TYPE_READ_MISS_NO_COHERENT)

-vci_mem_cache (Support for Cleanup Data, Bit coherent for directory entry)

File size: 2.5 KB
Line 
1
2# -*- python -*-
3
4__id__ = "$Id: vci_mem_cache.sd 295 2013-02-14 15:05:05Z cfuguet $"
5__version__ = "$Revision: 295 $"
6
7Module('caba:vci_mem_cache',
8        classname = 'soclib::caba::VciMemCache',
9
10        tmpl_parameters = [
11            parameter.Module('vci_param_int', default = 'caba:vci_param',
12                cell_size = parameter.Reference('memc_cell_size_int')
13            ),
14            parameter.Module('vci_param_ext', default = 'caba:vci_param',
15                cell_size = parameter.Reference('memc_cell_size_ext')
16            ),
17            parameter.Int('dspin_in_width'),
18            parameter.Int('dspin_out_width'),
19        ],
20
21        header_files = [
22            '../source/include/vci_mem_cache.h',
23            '../source/include/xram_transaction.h',
24            '../source/include/mem_cache_directory.h',
25            '../source/include/update_tab.h'
26        ],
27
28        interface_files = [
29            '../../include/soclib/mem_cache.h', 
30        ],
31
32        implementation_files = [
33            '../source/src/vci_mem_cache.cpp'
34        ],
35
36        uses = [
37            Uses('caba:base_module'),
38            Uses('common:loader'),
39            Uses('common:mapping_table'),
40            Uses('caba:generic_fifo'),
41            Uses('caba:generic_llsc_global_table'),
42            Uses('caba:dspin_dhccp_param')
43        ],
44
45        ports = [
46            Port('caba:clock_in'     , 'p_clk'      , auto = 'clock' ),
47            Port('caba:bit_in'       , 'p_resetn'   , auto = 'resetn'),
48            Port('caba:vci_target'   , 'p_vci_tgt'),
49            Port('caba:vci_initiator', 'p_vci_ixr'),
50            Port('caba:dspin_input',
51                'p_dspin_in',
52                dspin_data_size = parameter.Reference('dspin_in_width')
53            ),
54            Port('caba:dspin_output',
55                'p_dspin_out',
56                dspin_data_size = parameter.Reference('dspin_out_width')
57            ),
58        ],
59
60        instance_parameters = [
61            parameter.Module('mtp', 'common:mapping_table'),
62            parameter.Module('mtc', 'common:mapping_table'),
63            parameter.Module('mtx', 'common:mapping_table'),
64            parameter.IntTab('vci_ixr_index'),
65            parameter.IntTab('vci_ini_index'),
66            parameter.IntTab('vci_tgt_index'),
67            parameter.IntTab('vci_tgt_index_cleanup'),
68            parameter.Int   ('nways'),
69            parameter.Int   ('nsets'),
70            parameter.Int   ('nwords'),
71            parameter.Int   ('heap_size'),
72        ],
73)
Note: See TracBrowser for help on using the repository browser.