source: branches/reconfiguration/platforms/tsar_generic_iob/tsar_iob_cluster/caba/source/include/tsar_iob_cluster.h @ 806

Last change on this file since 806 was 806, checked in by cfuguet, 9 years ago

reconf/tsar_generic_iob: Using the new P_WIDTH constant

  • This constant is used in the clusters to compute the procesor id which now is: (((x << Y_WIDTH) + y) << P_WIDTH) + lpid
  • Introducing the p_width constant in the arch.py files
File size: 11.4 KB
Line 
1//////////////////////////////////////////////////////////////////////////////
2// File: tsar_iob_cluster.h
3// Author: Alain Greiner
4// Copyright: UPMC/LIP6
5// Date : april 2013
6// This program is released under the GNU public license
7//////////////////////////////////////////////////////////////////////////////
8
9#ifndef SOCLIB_CABA_TSAR_IOB_CLUSTER_H
10#define SOCLIB_CABA_TSAR_IOB_CLUSTER_H
11
12#include <systemc>
13#include <sys/time.h>
14#include <iostream>
15#include <sstream>
16#include <cstdlib>
17#include <cstdarg>
18
19#include "gdbserver.h"
20#include "mapping_table.h"
21#include "mips32.h"
22#include "vci_simple_ram.h"
23#include "vci_xicu.h"
24#include "vci_local_crossbar.h"
25#include "dspin_local_crossbar.h"
26#include "vci_dspin_initiator_wrapper.h"
27#include "vci_dspin_target_wrapper.h"
28#include "dspin_router.h"
29#include "virtual_dspin_router.h"
30#include "vci_multi_dma.h"
31#include "vci_mem_cache.h"
32#include "vci_cc_vcache_wrapper.h"
33#include "vci_io_bridge.h"
34#include "vci_simple_rom.h"
35
36namespace soclib { namespace caba   {
37
38///////////////////////////////////////////////////////////////////////////
39template<typename vci_param_int,
40         typename vci_param_ext,
41         size_t   dspin_int_cmd_width,
42         size_t   dspin_int_rsp_width,
43         size_t   dspin_ram_cmd_width,
44         size_t   dspin_ram_rsp_width>
45class TsarIobCluster
46///////////////////////////////////////////////////////////////////////////
47    : public soclib::caba::BaseModule
48{
49
50  public:
51
52    // Ports
53    sc_in<bool>                                        p_clk;
54    sc_in<bool>                                        p_resetn;
55
56    // Thes two ports are used to connect IOB to IOX nework in top cell
57    soclib::caba::VciInitiator<vci_param_ext>*         p_vci_iob_iox_ini;
58    soclib::caba::VciTarget<vci_param_ext>*            p_vci_iob_iox_tgt;
59
60    // These arrays of ports are used to connect the INT & RAM networks in top cell
61    soclib::caba::DspinOutput<dspin_int_cmd_width>**   p_dspin_int_cmd_out;
62    soclib::caba::DspinInput<dspin_int_cmd_width>**    p_dspin_int_cmd_in;
63    soclib::caba::DspinOutput<dspin_int_rsp_width>**   p_dspin_int_rsp_out;
64    soclib::caba::DspinInput<dspin_int_rsp_width>**    p_dspin_int_rsp_in;
65
66    soclib::caba::DspinOutput<dspin_ram_cmd_width>*    p_dspin_ram_cmd_out;
67    soclib::caba::DspinInput<dspin_ram_cmd_width>*     p_dspin_ram_cmd_in;
68    soclib::caba::DspinOutput<dspin_ram_rsp_width>*    p_dspin_ram_rsp_out;
69    soclib::caba::DspinInput<dspin_ram_rsp_width>*     p_dspin_ram_rsp_in;
70
71    // interrupt signals
72    sc_signal<bool>                       signal_false;
73    sc_signal<bool>                       signal_proc_it[16];
74    sc_signal<bool>                       signal_irq_mdma[8];
75    sc_signal<bool>                       signal_irq_memc;
76
77    // INT network DSPIN signals between DSPIN routers and DSPIN local_crossbars
78    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_cmd_l2g_d;
79    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_cmd_g2l_d;
80    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_m2p_l2g_c;
81    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_m2p_g2l_c;
82    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_clack_l2g_c;
83    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_clack_g2l_c;
84    DspinSignals<dspin_int_rsp_width>     signal_int_dspin_rsp_l2g_d;
85    DspinSignals<dspin_int_rsp_width>     signal_int_dspin_rsp_g2l_d;
86    DspinSignals<dspin_int_rsp_width>     signal_int_dspin_p2m_l2g_c;
87    DspinSignals<dspin_int_rsp_width>     signal_int_dspin_p2m_g2l_c;
88
89    // INT network VCI signals between VCI components and VCI local crossbar
90    VciSignals<vci_param_int>             signal_int_vci_ini_proc[8];
91    VciSignals<vci_param_int>             signal_int_vci_ini_mdma;
92    VciSignals<vci_param_int>             signal_int_vci_ini_iobx;
93
94    VciSignals<vci_param_int>             signal_int_vci_tgt_memc;
95    VciSignals<vci_param_int>             signal_int_vci_tgt_xicu;
96    VciSignals<vci_param_int>             signal_int_vci_tgt_mdma;
97    VciSignals<vci_param_int>             signal_int_vci_tgt_brom;
98    VciSignals<vci_param_int>             signal_int_vci_tgt_iobx;
99
100    VciSignals<vci_param_int>             signal_int_vci_l2g;
101    VciSignals<vci_param_int>             signal_int_vci_g2l;
102
103    // Coherence DSPIN signals between DSPIN local crossbars and CC components
104    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_m2p_memc;
105    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_clack_memc;
106    DspinSignals<dspin_int_rsp_width>     signal_int_dspin_p2m_memc;
107    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_m2p_proc[8];
108    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_clack_proc[8];
109    DspinSignals<dspin_int_rsp_width>     signal_int_dspin_p2m_proc[8];
110
111    // RAM network VCI signals between VCI components and VCI/DSPIN wrappers
112    VciSignals<vci_param_ext>             signal_ram_vci_ini_memc;
113    VciSignals<vci_param_ext>             signal_ram_vci_ini_iobx;
114    VciSignals<vci_param_ext>             signal_ram_vci_tgt_xram;
115
116    // RAM network DSPIN signals between VCI/DSPIN wrappers, RAM dspin crossbar
117    // and routers
118    DspinSignals<dspin_ram_cmd_width>     signal_ram_dspin_cmd_xram_t;
119    DspinSignals<dspin_ram_rsp_width>     signal_ram_dspin_rsp_xram_t;
120    DspinSignals<dspin_ram_cmd_width>     signal_ram_dspin_cmd_memc_i;
121    DspinSignals<dspin_ram_rsp_width>     signal_ram_dspin_rsp_memc_i;
122    DspinSignals<dspin_ram_cmd_width>     signal_ram_dspin_cmd_iob_i;
123    DspinSignals<dspin_ram_rsp_width>     signal_ram_dspin_rsp_iob_i;
124    DspinSignals<dspin_ram_cmd_width>     signal_ram_dspin_cmd_xbar;
125    DspinSignals<dspin_ram_rsp_width>     signal_ram_dspin_rsp_xbar;
126    DspinSignals<dspin_ram_cmd_width>     signal_ram_dspin_cmd_false;
127    DspinSignals<dspin_ram_rsp_width>     signal_ram_dspin_rsp_false;
128
129    //////////////////////////////////////
130    // Hardwate Components (pointers)
131    //////////////////////////////////////
132    VciCcVCacheWrapper<vci_param_int,
133                       dspin_int_cmd_width,
134                       dspin_int_rsp_width,
135                       GdbServer<Mips32ElIss> >*      proc[8];
136
137    VciMemCache<vci_param_int,
138                vci_param_ext,
139                dspin_int_rsp_width,
140                dspin_int_cmd_width>*                 memc;
141
142    VciDspinInitiatorWrapper<vci_param_ext,
143                             dspin_ram_cmd_width,
144                             dspin_ram_rsp_width>*    memc_ram_wi;
145
146    VciXicu<vci_param_int>*                           xicu;
147
148    VciMultiDma<vci_param_int>*                       mdma;
149
150    VciSimpleRom<vci_param_int>*                      brom;
151
152    VciLocalCrossbar<vci_param_int>*                  int_xbar_d;
153
154    VciDspinInitiatorWrapper<vci_param_int,
155                             dspin_int_cmd_width,
156                             dspin_int_rsp_width>*    int_wi_gate_d;
157
158    VciDspinTargetWrapper<vci_param_int,
159                          dspin_int_cmd_width,
160                          dspin_int_rsp_width>*       int_wt_gate_d;
161
162    DspinLocalCrossbar<dspin_int_cmd_width>*          int_xbar_m2p_c;
163    DspinLocalCrossbar<dspin_int_rsp_width>*          int_xbar_p2m_c;
164    DspinLocalCrossbar<dspin_int_cmd_width>*          int_xbar_clack_c;
165
166    VirtualDspinRouter<dspin_int_cmd_width>*          int_router_cmd;
167    VirtualDspinRouter<dspin_int_rsp_width>*          int_router_rsp;
168
169    VciSimpleRam<vci_param_ext>*                      xram;
170
171    VciDspinTargetWrapper<vci_param_ext,
172                          dspin_ram_cmd_width,
173                          dspin_ram_rsp_width>*       xram_ram_wt;
174
175    DspinRouter<dspin_ram_cmd_width>*                 ram_router_cmd;
176    DspinRouter<dspin_ram_rsp_width>*                 ram_router_rsp;
177
178    DspinLocalCrossbar<dspin_ram_cmd_width>*          ram_xbar_cmd;
179    DspinLocalCrossbar<dspin_ram_rsp_width>*          ram_xbar_rsp;
180
181
182    // IO Network Components (not instanciated in all clusters)
183
184    VciIoBridge<vci_param_int,
185                vci_param_ext>*                       iob;
186
187    VciDspinInitiatorWrapper<vci_param_ext,
188                             dspin_ram_cmd_width,
189                             dspin_ram_rsp_width>*    iob_ram_wi;
190
191    // cluster constructor
192    TsarIobCluster( sc_module_name                     insname,
193                    size_t                             nb_procs,
194                    size_t                             nb_dmas,
195                    size_t                             x,             // x coordinate
196                    size_t                             y,             // y coordinate
197                    size_t                             x_size,
198                    size_t                             y_size,
199
200                    size_t                             p_width,       // pid field bits
201
202                    const soclib::common::MappingTable &mt_int,
203                    const soclib::common::MappingTable &mt_ext,
204                    const soclib::common::MappingTable &mt_iox,
205
206                    size_t                             x_width,       // x field  bits
207                    size_t                             y_width,       // y field  bits
208                    size_t                             l_width,       // l field  bits
209
210                    size_t                             int_memc_tgt_id,
211                    size_t                             int_xicu_tgt_id,
212                    size_t                             int_mdma_tgt_id,
213                    size_t                             int_brom_tgt_id,
214                    size_t                             int_iobx_tgt_id,
215                    size_t                             int_proc_ini_id,
216                    size_t                             int_mdma_ini_id,
217                    size_t                             int_iobx_ini_id,
218
219                    size_t                             ram_xram_tgt_id,
220                    size_t                             ram_memc_ini_id,
221                    size_t                             ram_iobx_ini_id,
222
223                    bool                               is_io,
224                    size_t                             iox_iobx_tgt_id,
225                    size_t                             iox_iobx_ini_id,
226
227                    size_t                             memc_ways,
228                    size_t                             memc_sets,
229                    size_t                             l1_i_ways,
230                    size_t                             l1_i_sets,
231                    size_t                             l1_d_ways,
232                    size_t                             l1_d_sets,
233                    size_t                             xram_latency,
234                    size_t                             xcu_nb_inputs,
235
236                    bool                               distboot,
237
238                    const Loader                       &loader,       // loader for XRAM
239
240                    uint32_t                           frozen_cycles,
241                    uint32_t                           start_debug_cycle,
242                    bool                               memc_debug_ok,
243                    bool                               proc_debug_ok,
244                    bool                               iob0_debug_ok );
245
246  protected:
247
248    SC_HAS_PROCESS(TsarIobCluster);
249
250    void init();
251
252
253};
254
255}}
256
257#endif
258
259// Local Variables:
260// tab-width: 3
261// c-basic-offset: 3
262// c-file-offsets:((innamespace . 0)(inline-open . 0))
263// indent-tabs-mode: nil
264// End:
265
266// vim: filetype=cpp:expandtab:shiftwidth=3:tabstop=3:softtabstop=3
267//
Note: See TracBrowser for help on using the repository browser.