source: trunk/platforms/tsar_generic_iob/top.cpp @ 932

Last change on this file since 932 was 914, checked in by alain, 10 years ago

Update top.cpp for tsar_generic_iob.

File size: 70.1 KB
Line 
1///////////////////////////////////////////////////////////////////////////////
2// File: top.cpp  (for tsar_generic_iob platform)
3// Author: Alain Greiner
4// Copyright: UPMC/LIP6
5// Date : august 2013
6// This program is released under the GNU public license
7///////////////////////////////////////////////////////////////////////////////
8// This file define a generic TSAR architecture with an IO network emulating
9// an external bus (i.e. Hypertransport) to access 7 external peripherals:
10//
11// - BROM : boot ROM
12// - FBUF : Frame Buffer
13// - MTTY : multi TTY (one channel)
14// - MNIC : Network controller (up to 2 channels)
15// - CDMA : Chained Buffer DMA controller (up to 4 channels)
16// - BDEV : Dlock Device controler (one channel)
17// - IOPI : HWI to SWI translator.
18//
19// The internal physical address space is 40 bits, and the cluster index
20// is defined by the 8 MSB bits, using a fixed format: X is encoded on 4 bits,
21// Y is encodes on 4 bits, whatever the actual mesh size.
22// => at most 16 * 16 clusters. Each cluster contains up to 4 processors.
23//
24// It contains 3 networks:
25//
26// 1) the "INT" network supports Read/Write transactions
27//    between processors and L2 caches or peripherals.
28//    (VCI ADDDRESS = 40 bits / VCI DATA width = 32 bits)
29//    It supports also coherence transactions between L1 & L2 caches.
30// 3) the "RAM" network emulates the 3D network between L2 caches
31//    and L3 caches, and is implemented as a 2D mesh between the L2 caches,
32//    the two IO bridges and the physical RAMs disributed in all clusters.
33//    (VCI ADDRESS = 40 bits / VCI DATA = 64 bits)
34// 4) the IOX network connects the two IO bridge components to the
35//    7 external peripheral controllers.
36//    (VCI ADDDRESS = 40 bits / VCI DATA width = 64 bits)
37//
38// The external peripherals HWI IRQs are translated to WTI IRQs by the
39// external IOPIC component, that must be configured by the OS to route
40// these WTI IRQS to one or several internal XICU components.
41// - IOPIC HWI[1:0]     connected to IRQ_NIC_RX[1:0]
42// - IOPIC HWI[3:2]     connected to IRQ_NIC_TX[1:0]
43// - IOPIC HWI[7:4]     connected to IRQ_CMA_TX[3:0]]
44// - IOPIC HWI[8]       connected to IRQ_BDEV
45// - IOPIC HWI[31:16]   connected to IRQ_TTY_RX[15:0]
46//
47// Besides the external peripherals, each cluster contains one XICU component,
48// and one multi channels DMA component.
49// The XICU component is mainly used to handle WTI IRQs, as only 5 HWI IRQs
50// are connected to XICU in each cluster:
51// - IRQ_IN[0] : MMC
52// - IRQ_IN[1] : DMA channel 0
53// - IRQ_IN[2] : DMA channel 1
54// - IRQ_IN[3] : DMA channel 2
55// - IRQ_IN[4] : DMA channel 3
56//
57// All clusters are identical, but cluster(0,0) and cluster(XMAX-1,YMAX-1)
58// contain an extra IO bridge component. These IOB0 & IOB1 components are
59// connected to the three networks (INT, RAM, IOX).
60//
61// - It uses two dspin_local_crossbar per cluster to implement the
62//   local interconnect correponding to the INT network.
63// - It uses three dspin_local_crossbar per cluster to implement the
64//   local interconnect correponding to the coherence INT network.
65// - It uses two virtual_dspin_router per cluster to implement
66//   the INT network (routing both the direct and coherence trafic).
67// - It uses two dspin_router per cluster to implement the RAM network.
68// - It uses the vci_cc_vcache_wrapper.
69// - It uses the vci_mem_cache.
70// - It contains one vci_xicu and one vci_multi_dma per cluster.
71// - It contains one vci_simple ram per cluster to model the L3 cache.
72//
73// The TsarIobCluster component is defined in files
74// tsar_iob_cluster.* (with * = cpp, h, sd)
75//
76// The main hardware parameters must be defined in the hard_config.h file :
77// - X_SIZE           : number of clusters in a row
78// - Y_SIZE           : number of clusters in a column
79// - NB_PROCS_MAX     : number of processors per cluster (power of 2)
80// - NB_DMA_CHANNELS  : number of DMA channels per cluster    (up to 8)
81// - NB_TTY_CHANNELS  : number of TTY channels in I/O network (up to 16)
82// - NB_NIC_CHANNELS  : number of NIC channels in I/O network (up to 2)
83// - NB_CMA_CHANNELS  : number of CMA channels in I/O network (up to 4)
84// - FBUF_X_SIZE      : width of frame buffer (pixels)
85// - FBUF_Y_SIZE      : heigth of frame buffer (lines)
86// - XCU_NB_INPUTS    : number of HWIs = number of WTIs = number of PTIs
87//
88// Some secondary hardware parameters must be defined in this top.cpp file:
89// - XRAM_LATENCY     : external ram latency
90// - MEMC_WAYS        : L2 cache number of ways
91// - MEMC_SETS        : L2 cache number of sets
92// - L1_IWAYS
93// - L1_ISETS
94// - L1_DWAYS
95// - L1_DSETS
96// - BDEV_IMAGE_NAME  : file pathname for block device
97// - NIC_TIMEOUT      : max number of cycles before closing a container
98//
99// General policy for 40 bits physical address decoding:
100// All physical segments base addresses are multiple of 1 Mbytes
101// (=> the 24 LSB bits = 0, and the 16 MSB bits define the target)
102// The (x_width + y_width) MSB bits (left aligned) define
103// the cluster index, and the LADR bits define the local index:
104//      |X_ID|Y_ID|  LADR  |     OFFSET          |
105//      |  4 |  4 |   8    |       24            |
106//
107// General policy for 14 bits SRCID decoding:
108// Each component is identified by (x_id, y_id, l_id) tuple.
109//      |X_ID|Y_ID| L_ID |
110//      |  4 |  4 |  6   |
111/////////////////////////////////////////////////////////////////////////
112
113#include <systemc>
114#include <sys/time.h>
115#include <iostream>
116#include <sstream>
117#include <cstdlib>
118#include <cstdarg>
119#include <stdint.h>
120
121#include "gdbserver.h"
122#include "mapping_table.h"
123
124#include "tsar_iob_cluster.h"
125#include "vci_chbuf_dma.h"
126#include "vci_multi_tty.h"
127#include "vci_multi_nic.h"
128#include "vci_simple_rom.h"
129#include "vci_block_device_tsar.h"
130#include "vci_framebuffer.h"
131#include "vci_iox_network.h"
132#include "vci_iox_network.h"
133#include "vci_iopic.h"
134
135#include "alloc_elems.h"
136
137///////////////////////////////////////////////////
138//      OS
139///////////////////////////////////////////////////
140#define USE_ALMOS 0
141
142#define almos_bootloader_pathname "bootloader.bin"
143#define almos_kernel_pathname     "kernel-soclib.bin@0xbfc10000:D"
144#define almos_archinfo_pathname   "arch-info.bin@0xBFC08000:D"
145
146///////////////////////////////////////////////////
147//               Parallelisation
148///////////////////////////////////////////////////
149
150#define USING_OPENMP           0
151
152#if USING_OPENMP
153#include <omp.h>
154#endif
155
156///////////////////////////////////////////////////////////
157//          DSPIN parameters
158///////////////////////////////////////////////////////////
159
160#define dspin_int_cmd_width   39
161#define dspin_int_rsp_width   32
162
163#define dspin_ram_cmd_width   64
164#define dspin_ram_rsp_width   64
165
166///////////////////////////////////////////////////////////
167//         VCI fields width  for the 3 VCI networks
168///////////////////////////////////////////////////////////
169
170#define vci_cell_width_int    4
171#define vci_cell_width_ext    8
172
173#define vci_plen_width        8
174#define vci_address_width     40
175#define vci_rerror_width      1
176#define vci_clen_width        1
177#define vci_rflag_width       1
178#define vci_srcid_width       14
179#define vci_pktid_width       4
180#define vci_trdid_width       4
181#define vci_wrplen_width      1
182
183////////////////////////////////////////////////////////////
184//    Main Hardware Parameters values
185//////////////////////i/////////////////////////////////////
186
187#include "hard_config.h"
188
189////////////////////////////////////////////////////////////
190//    Secondary Hardware Parameters values
191//////////////////////i/////////////////////////////////////
192
193#define XMAX                  X_SIZE
194#define YMAX                  Y_SIZE
195
196#define XRAM_LATENCY          0
197
198#define MEMC_WAYS             16
199#define MEMC_SETS             256
200
201#define L1_IWAYS              4
202#define L1_ISETS              64
203
204#define L1_DWAYS              4
205#define L1_DSETS              64
206
207#define BDEV_IMAGE_NAME       "../../../giet_vm/hdd/virt_hdd.dmg"
208
209#define NIC_TIMEOUT           10000
210
211#define NORTH                 0
212#define SOUTH                 1
213#define EAST                  2
214#define WEST                  3
215
216#define cluster(x,y)   ((y) + ((x) << 4))
217
218////////////////////////////////////////////////////////////
219//    Software to be loaded in ROM & RAM
220//////////////////////i/////////////////////////////////////
221
222#define BOOT_SOFT_NAME        "../../softs/tsar_boot/preloader.elf"
223
224////////////////////////////////////////////////////////////
225//     DEBUG Parameters default values
226//////////////////////i/////////////////////////////////////
227
228#define MAX_FROZEN_CYCLES     1000000
229
230/////////////////////////////////////////////////////////
231//    Physical segments definition
232/////////////////////////////////////////////////////////
233
234// All physical segments base addresses and sizes are defined
235// in the hard_config.h file. For replicated segments, the
236// base address is incremented by a cluster offset:
237// offset  = cluster(x,y) << (address_width-x_width-y_width);
238
239////////////////////////////////////////////////////////////////////////
240//          SRCID definition
241////////////////////////////////////////////////////////////////////////
242// All initiators are in the same indexing space (14 bits).
243// The SRCID is structured in two fields:
244// - The 8 MSB bits define the cluster index (left aligned)
245// - The 6  LSB bits define the local index.
246// Two different initiators cannot have the same SRCID, but a given
247// initiator can have two alias SRCIDs:
248// - Internal initiators (procs, mdma) are replicated in all clusters,
249//   and each initiator has one single SRCID.
250// - External initiators (bdev, cdma) are not replicated, but can be
251//   accessed in 2 clusters : cluster_iob0 and cluster_iob1.
252//   They have the same local index, but two different cluster indexes.
253//
254// As cluster_iob0 and cluster_iob1 contain both internal initiators
255// and external initiators, they must have different local indexes.
256// Consequence: For a local interconnect, the INI_ID port index
257// is NOT equal to the SRCID local index, and the local interconnect
258// must make a translation: SRCID => INI_ID
259////////////////////////////////////////////////////////////////////////
260
261#define PROC_LOCAL_SRCID             0x0    // from 0 to 7
262#define MDMA_LOCAL_SRCID             0x8
263#define IOBX_LOCAL_SRCID             0x9
264#define MEMC_LOCAL_SRCID             0xA
265#define CDMA_LOCAL_SRCID             0xB
266#define BDEV_LOCAL_SRCID             0xC
267#define IOPI_LOCAL_SRCID             0xD
268
269///////////////////////////////////////////////////////////////////////
270//     TGT_ID and INI_ID port indexing for INT local interconnect
271///////////////////////////////////////////////////////////////////////
272
273#define INT_MEMC_TGT_ID              0
274#define INT_XICU_TGT_ID              1
275#define INT_MDMA_TGT_ID              2
276#define INT_IOBX_TGT_ID              3
277
278#define INT_PROC_INI_ID              0   // from 0 to (NB_PROCS_MAX-1)
279#define INT_MDMA_INI_ID              (NB_PROCS_MAX)
280#define INT_IOBX_INI_ID              (NB_PROCS_MAX+1)
281
282///////////////////////////////////////////////////////////////////////
283//     TGT_ID and INI_ID port indexing for RAM local interconnect
284///////////////////////////////////////////////////////////////////////
285
286#define RAM_XRAM_TGT_ID              0
287
288#define RAM_MEMC_INI_ID              0
289#define RAM_IOBX_INI_ID              1
290
291///////////////////////////////////////////////////////////////////////
292//     TGT_ID and INI_ID port indexing for I0X local interconnect
293///////////////////////////////////////////////////////////////////////
294
295#define IOX_FBUF_TGT_ID              0
296#define IOX_BDEV_TGT_ID              1
297#define IOX_MNIC_TGT_ID              2
298#define IOX_CDMA_TGT_ID              3
299#define IOX_BROM_TGT_ID              4
300#define IOX_MTTY_TGT_ID              5
301#define IOX_IOPI_TGT_ID              6
302#define IOX_IOB0_TGT_ID              7
303#define IOX_IOB1_TGT_ID              8
304
305#define IOX_BDEV_INI_ID              0
306#define IOX_CDMA_INI_ID              1
307#define IOX_IOPI_INI_ID              2
308#define IOX_IOB0_INI_ID              3
309#define IOX_IOB1_INI_ID              4
310
311////////////////////////////////////////////////////////////////////////
312int _main(int argc, char *argv[])
313////////////////////////////////////////////////////////////////////////
314{
315   using namespace sc_core;
316   using namespace soclib::caba;
317   using namespace soclib::common;
318
319
320   char     soft_name[256]   = BOOT_SOFT_NAME;             // pathname: binary code
321   size_t   ncycles          = 4000000000;                 // simulated cycles
322   char     disk_name[256]   = BDEV_IMAGE_NAME;            // pathname: disk image
323   ssize_t  threads_nr       = 1;                          // simulator's threads number
324   bool     debug_ok         = false;                      // trace activated
325   size_t   debug_memc_id    = 0xFFFFFFFF;                 // index of traced memc
326   size_t   debug_proc_id    = 0xFFFFFFFF;                 // index of traced proc
327   size_t   debug_xram_id    = 0xFFFFFFFF;                 // index of traced xram
328   bool     debug_iob        = false;                      // trace iob0 & iob1 when true
329   uint32_t debug_from       = 0;                          // trace start cycle
330   uint32_t frozen_cycles    = MAX_FROZEN_CYCLES;          // monitoring frozen processor
331   size_t   cluster_iob0     = cluster(0,0);               // cluster containing IOB0
332   size_t   cluster_iob1     = cluster(XMAX-1,YMAX-1);     // cluster containing IOB1
333   size_t   x_width          = X_WIDTH;                    // # of bits for x
334   size_t   y_width          = Y_WIDTH;                    // # of bits for y
335   size_t   p_width          = P_WIDTH;                    // # of bits for lpid
336
337#if USING_OPENMP
338   size_t   simul_period     = 1000000;
339#else
340   size_t   simul_period     = 1;
341#endif
342
343   assert( (X_WIDTH == 4) and (Y_WIDTH == 4) and
344   "ERROR: we must have X_WIDTH == Y_WIDTH == 4");
345
346   assert( P_WIDTH <= 4 and
347   "ERROR: we must have P_WIDTH <= 4");
348
349   ////////////// command line arguments //////////////////////
350   if (argc > 1)
351   {
352      for (int n = 1; n < argc; n = n + 2)
353      {
354         if ((strcmp(argv[n],"-NCYCLES") == 0) && (n+1<argc))
355         {
356            ncycles = atoi(argv[n+1]);
357         }
358         else if ((strcmp(argv[n],"-SOFT") == 0) && (n+1<argc) )
359         {
360            strcpy(soft_name, argv[n+1]);
361         }
362         else if ((strcmp(argv[n],"-DEBUG") == 0) && (n+1<argc) )
363         {
364            debug_ok = true;
365            debug_from = atoi(argv[n+1]);
366         }
367         else if ((strcmp(argv[n],"-DISK") == 0) && (n+1<argc) )
368         {
369            strcpy(disk_name, argv[n+1]);
370         }
371         else if ((strcmp(argv[n],"-MEMCID") == 0) && (n+1<argc) )
372         {
373            debug_memc_id = atoi(argv[n+1]);
374            size_t x = debug_memc_id >> 4;
375            size_t y = debug_memc_id & 0xF;
376            if( (x>=XMAX) || (y>=YMAX) )
377            {
378                std::cout << "MEMCID parameter does'nt fit XMAX/YMAX" << std::endl;
379                std::cout << " - MEMCID = " << std::hex << debug_memc_id << std::endl;
380                std::cout << " - XMAX   = " << std::hex << XMAX          << std::endl;
381                std::cout << " - YMAX   = " << std::hex << YMAX          << std::endl;
382                exit(0);
383            }
384         }
385         else if ((strcmp(argv[n],"-XRAMID") == 0) && (n+1<argc) )
386         {
387            debug_xram_id = atoi(argv[n+1]);
388            size_t x = debug_xram_id >> 4;
389            size_t y = debug_xram_id & 0xF;
390            if( (x>=XMAX) || (y>=YMAX) )
391            {
392                std::cout << "XRAMID parameter does'nt fit XMAX/YMAX" << std::endl;
393                exit(0);
394            }
395         }
396         else if ((strcmp(argv[n],"-IOB") == 0) && (n+1<argc) )
397         {
398            debug_iob = atoi(argv[n+1]);
399         }
400         else if ((strcmp(argv[n],"-PROCID") == 0) && (n+1<argc) )
401         {
402            debug_proc_id     = atoi(argv[n+1]);
403            size_t cluster_xy = debug_proc_id >> P_WIDTH ;
404            size_t x          = cluster_xy >> 4;
405            size_t y          = cluster_xy & 0xF;
406            if( (x>=XMAX) || (y>=YMAX) )
407            {
408                std::cout << "PROCID parameter does'nt fit XMAX/YMAX" << std::endl;
409                std::cout << " - PROCID = " << std::hex << debug_proc_id << std::endl;
410                std::cout << " - XMAX   = " << std::hex << XMAX          << std::endl;
411                std::cout << " - YMAX   = " << std::hex << YMAX          << std::endl;
412                exit(0);
413            }
414         }
415         else if ((strcmp(argv[n], "-THREADS") == 0) && ((n+1) < argc))
416         {
417            threads_nr = atoi(argv[n+1]);
418            threads_nr = (threads_nr < 1) ? 1 : threads_nr;
419         }
420         else if ((strcmp(argv[n], "-FROZEN") == 0) && (n+1 < argc))
421         {
422            frozen_cycles = atoi(argv[n+1]);
423         }
424         else
425         {
426            std::cout << "   Arguments are (key,value) couples." << std::endl;
427            std::cout << "   The order is not important." << std::endl;
428            std::cout << "   Accepted arguments are :" << std::endl << std::endl;
429            std::cout << "     -SOFT pathname_for_embedded_soft" << std::endl;
430            std::cout << "     -DISK pathname_for_disk_image" << std::endl;
431            std::cout << "     -NCYCLES number_of_simulated_cycles" << std::endl;
432            std::cout << "     -DEBUG debug_start_cycle" << std::endl;
433            std::cout << "     -THREADS simulator's threads number" << std::endl;
434            std::cout << "     -FROZEN max_number_of_lines" << std::endl;
435            std::cout << "     -MEMCID index_memc_to_be_traced" << std::endl;
436            std::cout << "     -XRAMID index_xram_to_be_traced" << std::endl;
437            std::cout << "     -PROCID index_proc_to_be_traced" << std::endl;
438            std::cout << "     -IOB    non_zero_value" << std::endl;
439            exit(0);
440         }
441      }
442   }
443
444   // checking hardware parameters
445   assert( (XMAX <= 16) and
446           "The XMAX parameter cannot be larger than 16" );
447
448   assert( (YMAX <= 16) and
449           "The YMAX parameter cannot be larger than 16" );
450
451   assert( (NB_PROCS_MAX <= (1 << P_WIDTH)) and
452           "NB_PROCS_MAX parameter cannot be larger than 2^P_WIDTH" );
453
454   assert( (NB_DMA_CHANNELS <= 8) and
455           "The NB_DMA_CHANNELS parameter cannot be larger than 8" );
456
457   assert( (NB_TTY_CHANNELS >= 1) and (NB_TTY_CHANNELS <= 16) and
458           "The NB_TTY_CHANNELS parameter cannot be larger than 16" );
459
460   assert( (NB_NIC_CHANNELS <= 2) and
461           "The NB_NIC_CHANNELS parameter cannot be larger than 2" );
462
463   assert( (NB_CMA_CHANNELS <= 4) and
464           "The NB_CMA_CHANNELS parameter cannot be larger than 4" );
465
466   std::cout << std::endl << std::dec
467             << " - XMAX            = " << XMAX << std::endl
468             << " - YMAX            = " << YMAX << std::endl
469             << " - NB_PROCS_MAX    = " << NB_PROCS_MAX << std::endl
470             << " - NB_DMA_CHANNELS = " << NB_DMA_CHANNELS <<  std::endl
471             << " - NB_TTY_CHANNELS = " << NB_TTY_CHANNELS <<  std::endl
472             << " - NB_NIC_CHANNELS = " << NB_NIC_CHANNELS <<  std::endl
473             << " - NB_CMA_CHANNELS = " << NB_CMA_CHANNELS <<  std::endl
474             << " - MEMC_WAYS       = " << MEMC_WAYS << std::endl
475             << " - MEMC_SETS       = " << MEMC_SETS << std::endl
476             << " - RAM_LATENCY     = " << XRAM_LATENCY << std::endl
477             << " - MAX_FROZEN      = " << frozen_cycles << std::endl
478             << " - NCYCLES         = " << ncycles << std::endl
479             << " - DEBUG_PROCID    = " << debug_proc_id << std::endl
480             << " - DEBUG_MEMCID    = " << debug_memc_id << std::endl
481             << " - DEBUG_XRAMID    = " << debug_xram_id << std::endl;
482
483   std::cout << std::endl;
484
485#if USING_OPENMP
486   omp_set_dynamic(false);
487   omp_set_num_threads(threads_nr);
488   std::cerr << "Built with openmp version " << _OPENMP << std::endl;
489#endif
490
491   // Define VciParams objects
492   typedef soclib::caba::VciParams<vci_cell_width_int,
493                                   vci_plen_width,
494                                   vci_address_width,
495                                   vci_rerror_width,
496                                   vci_clen_width,
497                                   vci_rflag_width,
498                                   vci_srcid_width,
499                                   vci_pktid_width,
500                                   vci_trdid_width,
501                                   vci_wrplen_width> vci_param_int;
502
503   typedef soclib::caba::VciParams<vci_cell_width_ext,
504                                   vci_plen_width,
505                                   vci_address_width,
506                                   vci_rerror_width,
507                                   vci_clen_width,
508                                   vci_rflag_width,
509                                   vci_srcid_width,
510                                   vci_pktid_width,
511                                   vci_trdid_width,
512                                   vci_wrplen_width> vci_param_ext;
513
514   /////////////////////////////////////////////////////////////////////
515   // INT network mapping table
516   // - two levels address decoding for commands
517   // - two levels srcid decoding for responses
518   // - NB_PROCS_MAX + 2 (MDMA, IOBX) local initiators per cluster
519   // - 4 local targets (MEMC, XICU, MDMA, IOBX) per cluster
520   /////////////////////////////////////////////////////////////////////
521   MappingTable maptab_int( vci_address_width,
522                            IntTab(x_width + y_width, 16 - x_width - y_width),
523                            IntTab(x_width + y_width, vci_srcid_width - x_width - y_width),
524                            0x00FF000000);
525
526   for (size_t x = 0; x < XMAX; x++)
527   {
528      for (size_t y = 0; y < YMAX; y++)
529      {
530         uint64_t offset = ((uint64_t)cluster(x,y))
531                              << (vci_address_width-x_width-y_width);
532         bool config    = true;
533         bool cacheable = true;
534
535         // the four following segments are defined in all clusters
536
537         std::ostringstream    smemc_conf;
538         smemc_conf << "int_seg_memc_conf_" << x << "_" << y;
539         maptab_int.add(Segment(smemc_conf.str(), SEG_MMC_BASE+offset, SEG_MMC_SIZE,
540                     IntTab(cluster(x,y), INT_MEMC_TGT_ID), not cacheable, config ));
541
542         std::ostringstream    smemc_xram;
543         smemc_xram << "int_seg_memc_xram_" << x << "_" << y;
544         maptab_int.add(Segment(smemc_xram.str(), SEG_RAM_BASE+offset, SEG_RAM_SIZE,
545                     IntTab(cluster(x,y), INT_MEMC_TGT_ID), cacheable));
546
547         std::ostringstream    sxicu;
548         sxicu << "int_seg_xicu_" << x << "_" << y;
549         maptab_int.add(Segment(sxicu.str(), SEG_XCU_BASE+offset, SEG_XCU_SIZE,
550                     IntTab(cluster(x,y), INT_XICU_TGT_ID), not cacheable));
551
552         std::ostringstream    smdma;
553         smdma << "int_seg_mdma_" << x << "_" << y;
554         maptab_int.add(Segment(smdma.str(), SEG_DMA_BASE+offset, SEG_DMA_SIZE,
555                     IntTab(cluster(x,y), INT_MDMA_TGT_ID), not cacheable));
556
557         // the following segments are only defined in cluster_iob0 or in cluster_iob1
558
559         if ( (cluster(x,y) == cluster_iob0) or (cluster(x,y) == cluster_iob1) )
560         {
561            std::ostringstream    siobx;
562            siobx << "int_seg_iobx_" << x << "_" << y;
563            maptab_int.add(Segment(siobx.str(), SEG_IOB_BASE+offset, SEG_IOB_SIZE,
564                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable, config ));
565
566            std::ostringstream    stty;
567            stty << "int_seg_mtty_" << x << "_" << y;
568            maptab_int.add(Segment(stty.str(), SEG_TTY_BASE+offset, SEG_TTY_SIZE,
569                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
570
571            std::ostringstream    sfbf;
572            sfbf << "int_seg_fbuf_" << x << "_" << y;
573            maptab_int.add(Segment(sfbf.str(), SEG_FBF_BASE+offset, SEG_FBF_SIZE,
574                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
575
576            std::ostringstream    sbdv;
577            sbdv << "int_seg_bdev_" << x << "_" << y;
578            maptab_int.add(Segment(sbdv.str(), SEG_IOC_BASE+offset, SEG_IOC_SIZE,
579                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
580
581            std::ostringstream    snic;
582            snic << "int_seg_mnic_" << x << "_" << y;
583            maptab_int.add(Segment(snic.str(), SEG_NIC_BASE+offset, SEG_NIC_SIZE,
584                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
585
586            std::ostringstream    srom;
587            srom << "int_seg_brom_" << x << "_" << y;
588            maptab_int.add(Segment(srom.str(), SEG_ROM_BASE+offset, SEG_ROM_SIZE,
589                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), cacheable ));
590
591            std::ostringstream    sdma;
592            sdma << "int_seg_cdma_" << x << "_" << y;
593            maptab_int.add(Segment(sdma.str(), SEG_CMA_BASE+offset, SEG_CMA_SIZE,
594                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
595
596            std::ostringstream    spic;
597            spic << "int_seg_iopi_" << x << "_" << y;
598            maptab_int.add(Segment(spic.str(), SEG_PIC_BASE+offset, SEG_PIC_SIZE,
599                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
600         }
601
602         // This define the mapping between the SRCIDs
603         // and the port index on the local interconnect.
604
605         maptab_int.srcid_map( IntTab( cluster(x,y), MDMA_LOCAL_SRCID ),
606                               IntTab( cluster(x,y), INT_MDMA_INI_ID ) );
607
608         maptab_int.srcid_map( IntTab( cluster(x,y), IOBX_LOCAL_SRCID ),
609                               IntTab( cluster(x,y), INT_IOBX_INI_ID ) );
610
611         maptab_int.srcid_map( IntTab( cluster(x,y), IOPI_LOCAL_SRCID ),
612                               IntTab( cluster(x,y), INT_IOBX_INI_ID ) );
613
614         for ( size_t p = 0 ; p < NB_PROCS_MAX; p++ )
615         maptab_int.srcid_map( IntTab( cluster(x,y), PROC_LOCAL_SRCID+p ),
616                               IntTab( cluster(x,y), INT_PROC_INI_ID+p ) );
617      }
618   }
619   std::cout << "INT network " << maptab_int << std::endl;
620
621    /////////////////////////////////////////////////////////////////////////
622    // RAM network mapping table
623    // - two levels address decoding for commands
624    // - two levels srcid decoding for responses
625    // - 2 local initiators (MEMC, IOBX) per cluster
626    //   (IOBX component only in cluster_iob0 and cluster_iob1)
627    // - 1 local target (XRAM) per cluster
628    ////////////////////////////////////////////////////////////////////////
629    MappingTable maptab_ram( vci_address_width,
630                             IntTab(x_width+y_width, 0),
631                             IntTab(x_width+y_width, vci_srcid_width - x_width - y_width),
632                             0x00FF000000);
633
634    for (size_t x = 0; x < XMAX; x++)
635    {
636        for (size_t y = 0; y < YMAX ; y++)
637        {
638            uint64_t offset = ((uint64_t)cluster(x,y))
639                                << (vci_address_width-x_width-y_width);
640
641            std::ostringstream sxram;
642            sxram << "ext_seg_xram_" << x << "_" << y;
643            maptab_ram.add(Segment(sxram.str(), SEG_RAM_BASE+offset,
644                           SEG_RAM_SIZE, IntTab(cluster(x,y), RAM_XRAM_TGT_ID), false));
645        }
646    }
647
648    // This define the mapping between the initiators SRCID
649    // and the port index on the RAM local interconnect.
650    // External initiator have two alias SRCID (iob0 / iob1)
651
652    maptab_ram.srcid_map( IntTab( cluster_iob0, CDMA_LOCAL_SRCID ),
653                          IntTab( cluster_iob0, RAM_IOBX_INI_ID ) );
654
655    maptab_ram.srcid_map( IntTab( cluster_iob1, CDMA_LOCAL_SRCID ),
656                          IntTab( cluster_iob1, RAM_IOBX_INI_ID ) );
657
658    maptab_ram.srcid_map( IntTab( cluster_iob0, BDEV_LOCAL_SRCID ),
659                          IntTab( cluster_iob0, RAM_IOBX_INI_ID ) );
660
661    maptab_ram.srcid_map( IntTab( cluster_iob1, BDEV_LOCAL_SRCID ),
662                          IntTab( cluster_iob1, RAM_IOBX_INI_ID ) );
663
664    maptab_ram.srcid_map( IntTab( cluster_iob0, IOPI_LOCAL_SRCID ),
665                          IntTab( cluster_iob0, RAM_IOBX_INI_ID ) );
666
667    maptab_ram.srcid_map( IntTab( cluster_iob1, IOPI_LOCAL_SRCID ),
668                          IntTab( cluster_iob1, RAM_IOBX_INI_ID ) );
669
670    maptab_ram.srcid_map( IntTab( cluster_iob0, MEMC_LOCAL_SRCID ),
671                          IntTab( cluster_iob0, RAM_MEMC_INI_ID ) );
672
673    maptab_ram.srcid_map( IntTab( cluster_iob1, MEMC_LOCAL_SRCID ),
674                          IntTab( cluster_iob1, RAM_MEMC_INI_ID ) );
675
676    std::cout << "RAM network " << maptab_ram << std::endl;
677
678    ///////////////////////////////////////////////////////////////////////
679    // IOX network mapping table
680    // - two levels address decoding for commands (9, 7) bits
681    // - two levels srcid decoding for responses
682    // - 5 initiators (IOB0, IOB1, BDEV, CDMA, IOPI)
683    // - 9 targets (IOB0, IOB1, BDEV, CDMA, MTTY, FBUF, BROM, MNIC, IOPI)
684    //
685    // Address bit 32 is used to determine if a command must be routed to
686    // IOB0 or IOB1.
687    ///////////////////////////////////////////////////////////////////////
688    MappingTable maptab_iox(
689          vci_address_width,
690          IntTab(x_width + y_width - 1, 16 - x_width - y_width + 1),
691          IntTab(x_width + y_width    , vci_param_ext::S - x_width - y_width),
692          0x00FF000000);
693
694    // External peripherals segments
695    // When there is more than one cluster, external peripherals can be accessed
696    // through two segments, depending on the used IOB (IOB0 or IOB1).
697
698    const uint64_t iob0_base = ((uint64_t)cluster_iob0)
699       << (vci_address_width - x_width - y_width);
700
701    maptab_iox.add(Segment("iox_seg_mtty_0", SEG_TTY_BASE + iob0_base, SEG_TTY_SIZE,
702                   IntTab(0, IOX_MTTY_TGT_ID), false));
703    maptab_iox.add(Segment("iox_seg_fbuf_0", SEG_FBF_BASE + iob0_base, SEG_FBF_SIZE,
704                   IntTab(0, IOX_FBUF_TGT_ID), false));
705    maptab_iox.add(Segment("iox_seg_bdev_0", SEG_IOC_BASE + iob0_base, SEG_IOC_SIZE,
706                   IntTab(0, IOX_BDEV_TGT_ID), false));
707    maptab_iox.add(Segment("iox_seg_mnic_0", SEG_NIC_BASE + iob0_base, SEG_NIC_SIZE,
708                   IntTab(0, IOX_MNIC_TGT_ID), false));
709    maptab_iox.add(Segment("iox_seg_cdma_0", SEG_CMA_BASE + iob0_base, SEG_CMA_SIZE,
710                   IntTab(0, IOX_CDMA_TGT_ID), false));
711    maptab_iox.add(Segment("iox_seg_brom_0", SEG_ROM_BASE + iob0_base, SEG_ROM_SIZE,
712                   IntTab(0, IOX_BROM_TGT_ID), false));
713    maptab_iox.add(Segment("iox_seg_iopi_0", SEG_PIC_BASE + iob0_base, SEG_PIC_SIZE,
714                   IntTab(0, IOX_IOPI_TGT_ID), false));
715
716    if ( cluster_iob0 != cluster_iob1 )
717    {
718       const uint64_t iob1_base = ((uint64_t)cluster_iob1)
719          << (vci_address_width - x_width - y_width);
720
721        maptab_iox.add(Segment("iox_seg_mtty_1", SEG_TTY_BASE + iob1_base, SEG_TTY_SIZE,
722                   IntTab(0, IOX_MTTY_TGT_ID), false));
723        maptab_iox.add(Segment("iox_seg_fbuf_1", SEG_FBF_BASE + iob1_base, SEG_FBF_SIZE,
724                   IntTab(0, IOX_FBUF_TGT_ID), false));
725        maptab_iox.add(Segment("iox_seg_bdev_1", SEG_IOC_BASE + iob1_base, SEG_IOC_SIZE,
726                   IntTab(0, IOX_BDEV_TGT_ID), false));
727        maptab_iox.add(Segment("iox_seg_mnic_1", SEG_NIC_BASE + iob1_base, SEG_NIC_SIZE,
728                   IntTab(0, IOX_MNIC_TGT_ID), false));
729        maptab_iox.add(Segment("iox_seg_cdma_1", SEG_CMA_BASE + iob1_base, SEG_CMA_SIZE,
730                   IntTab(0, IOX_CDMA_TGT_ID), false));
731        maptab_iox.add(Segment("iox_seg_brom_1", SEG_ROM_BASE + iob1_base, SEG_ROM_SIZE,
732                   IntTab(0, IOX_BROM_TGT_ID), false));
733        maptab_iox.add(Segment("iox_seg_iopi_1", SEG_PIC_BASE + iob1_base, SEG_PIC_SIZE,
734                   IntTab(0, IOX_IOPI_TGT_ID), false));
735    }
736
737    // If there is more than one cluster, external peripherals
738    // can access RAM through two segments (IOB0 / IOB1).
739    // As IOMMU is not activated, addresses are 40 bits (physical addresses),
740    // and the choice depends on address bit A[32].
741    for (size_t x = 0; x < XMAX; x++)
742    {
743        for (size_t y = 0; y < YMAX ; y++)
744        {
745            const bool wti       = true;
746            const bool cacheable = true;
747
748            const uint64_t offset = ((uint64_t)cluster(x,y))
749                << (vci_address_width-x_width-y_width);
750
751            const uint64_t xicu_base = SEG_XCU_BASE + offset;
752
753            if ( (y & 0x1) == 0 ) // use IOB0
754            {
755                std::ostringstream sxcu0;
756                sxcu0 << "iox_seg_xcu0_" << x << "_" << y;
757                maptab_iox.add(Segment(sxcu0.str(), xicu_base, SEG_XCU_SIZE,
758                            IntTab(0, IOX_IOB0_TGT_ID), not cacheable, wti));
759
760                std::ostringstream siob0;
761                siob0 << "iox_seg_ram0_" << x << "_" << y;
762                maptab_iox.add(Segment(siob0.str(), offset, SEG_XCU_BASE,
763                            IntTab(0, IOX_IOB0_TGT_ID), not cacheable, not wti));
764            }
765            else                  // USE IOB1
766            {
767                std::ostringstream sxcu1;
768                sxcu1 << "iox_seg_xcu1_" << x << "_" << y;
769                maptab_iox.add(Segment(sxcu1.str(), xicu_base, SEG_XCU_SIZE,
770                            IntTab(0, IOX_IOB1_TGT_ID), not cacheable, wti));
771
772                std::ostringstream siob1;
773                siob1 << "iox_seg_ram1_" << x << "_" << y;
774                maptab_iox.add(Segment(siob1.str(), offset, SEG_XCU_BASE,
775                            IntTab(0, IOX_IOB1_TGT_ID), not cacheable, not wti));
776            }
777        }
778    }
779
780    // This define the mapping between the external initiators (SRCID)
781    // and the port index on the IOX local interconnect.
782
783    maptab_iox.srcid_map( IntTab( 0, CDMA_LOCAL_SRCID ) ,
784                          IntTab( 0, IOX_CDMA_INI_ID  ) );
785    maptab_iox.srcid_map( IntTab( 0, BDEV_LOCAL_SRCID ) ,
786                          IntTab( 0, IOX_BDEV_INI_ID  ) );
787    maptab_iox.srcid_map( IntTab( 0, IOPI_LOCAL_SRCID ) ,
788                          IntTab( 0, IOX_IOPI_INI_ID  ) );
789    maptab_iox.srcid_map( IntTab( 0, IOX_IOB0_INI_ID  ) ,
790                          IntTab( 0, IOX_IOB0_INI_ID  ) );
791
792    if ( cluster_iob0 != cluster_iob1 )
793    {
794        maptab_iox.srcid_map( IntTab( 0, IOX_IOB1_INI_ID ) ,
795                              IntTab( 0, IOX_IOB1_INI_ID ) );
796    }
797
798    std::cout << "IOX network " << maptab_iox << std::endl;
799
800    ////////////////////
801    // Signals
802    ///////////////////
803
804    sc_clock                          signal_clk("clk");
805    sc_signal<bool>                   signal_resetn("resetn");
806
807    sc_signal<bool>                   signal_irq_false;
808    sc_signal<bool>                   signal_irq_bdev;
809    sc_signal<bool>                   signal_irq_mtty_rx[NB_TTY_CHANNELS];
810    sc_signal<bool>                   signal_irq_mnic_rx[NB_NIC_CHANNELS];
811    sc_signal<bool>                   signal_irq_mnic_tx[NB_NIC_CHANNELS];
812    sc_signal<bool>                   signal_irq_cdma[NB_CMA_CHANNELS];
813
814    // VCI signals for IOX network
815    VciSignals<vci_param_ext>         signal_vci_ini_iob0("signal_vci_ini_iob0");
816    VciSignals<vci_param_ext>         signal_vci_ini_iob1("signal_vci_ini_iob1");
817    VciSignals<vci_param_ext>         signal_vci_ini_bdev("signal_vci_ini_bdev");
818    VciSignals<vci_param_ext>         signal_vci_ini_cdma("signal_vci_ini_cdma");
819    VciSignals<vci_param_ext>         signal_vci_ini_iopi("signal_vci_ini_iopi");
820
821    VciSignals<vci_param_ext>         signal_vci_tgt_iob0("signal_vci_tgt_iob0");
822    VciSignals<vci_param_ext>         signal_vci_tgt_iob1("signal_vci_tgt_iob1");
823    VciSignals<vci_param_ext>         signal_vci_tgt_mtty("signal_vci_tgt_mtty");
824    VciSignals<vci_param_ext>         signal_vci_tgt_fbuf("signal_vci_tgt_fbuf");
825    VciSignals<vci_param_ext>         signal_vci_tgt_mnic("signal_vci_tgt_mnic");
826    VciSignals<vci_param_ext>         signal_vci_tgt_brom("signal_vci_tgt_brom");
827    VciSignals<vci_param_ext>         signal_vci_tgt_bdev("signal_vci_tgt_bdev");
828    VciSignals<vci_param_ext>         signal_vci_tgt_cdma("signal_vci_tgt_cdma");
829    VciSignals<vci_param_ext>         signal_vci_tgt_iopi("signal_vci_ini_iopi");
830
831   // Horizontal inter-clusters INT network DSPIN
832   DspinSignals<dspin_int_cmd_width>*** signal_dspin_int_cmd_h_inc =
833      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_h_inc", XMAX-1, YMAX, 3);
834   DspinSignals<dspin_int_cmd_width>*** signal_dspin_int_cmd_h_dec =
835      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_h_dec", XMAX-1, YMAX, 3);
836   DspinSignals<dspin_int_rsp_width>*** signal_dspin_int_rsp_h_inc =
837      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_h_inc", XMAX-1, YMAX, 2);
838   DspinSignals<dspin_int_rsp_width>*** signal_dspin_int_rsp_h_dec =
839      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_h_dec", XMAX-1, YMAX, 2);
840
841   // Vertical inter-clusters INT network DSPIN
842   DspinSignals<dspin_int_cmd_width>*** signal_dspin_int_cmd_v_inc =
843      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_v_inc", XMAX, YMAX-1, 3);
844   DspinSignals<dspin_int_cmd_width>*** signal_dspin_int_cmd_v_dec =
845      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_v_dec", XMAX, YMAX-1, 3);
846   DspinSignals<dspin_int_rsp_width>*** signal_dspin_int_rsp_v_inc =
847      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_v_inc", XMAX, YMAX-1, 2);
848   DspinSignals<dspin_int_rsp_width>*** signal_dspin_int_rsp_v_dec =
849      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_v_dec", XMAX, YMAX-1, 2);
850
851   // Mesh boundaries INT network DSPIN
852   DspinSignals<dspin_int_cmd_width>**** signal_dspin_false_int_cmd_in =
853      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_false_int_cmd_in", XMAX, YMAX, 4, 3);
854   DspinSignals<dspin_int_cmd_width>**** signal_dspin_false_int_cmd_out =
855      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_false_int_cmd_out", XMAX, YMAX, 4, 3);
856   DspinSignals<dspin_int_rsp_width>**** signal_dspin_false_int_rsp_in =
857      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_false_int_rsp_in", XMAX, YMAX, 4, 2);
858   DspinSignals<dspin_int_rsp_width>**** signal_dspin_false_int_rsp_out =
859      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_false_int_rsp_out", XMAX, YMAX, 4, 2);
860
861
862   // Horizontal inter-clusters RAM network DSPIN
863   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_h_inc =
864      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_h_inc", XMAX-1, YMAX);
865   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_h_dec =
866      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_h_dec", XMAX-1, YMAX);
867   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_h_inc =
868      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_h_inc", XMAX-1, YMAX);
869   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_h_dec =
870      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_h_dec", XMAX-1, YMAX);
871
872   // Vertical inter-clusters RAM network DSPIN
873   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_v_inc =
874      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_v_inc", XMAX, YMAX-1);
875   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_v_dec =
876      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_v_dec", XMAX, YMAX-1);
877   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_v_inc =
878      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_v_inc", XMAX, YMAX-1);
879   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_v_dec =
880      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_v_dec", XMAX, YMAX-1);
881
882   // Mesh boundaries RAM network DSPIN
883   DspinSignals<dspin_ram_cmd_width>*** signal_dspin_false_ram_cmd_in =
884      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_false_ram_cmd_in", XMAX, YMAX, 4);
885   DspinSignals<dspin_ram_cmd_width>*** signal_dspin_false_ram_cmd_out =
886      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_false_ram_cmd_out", XMAX, YMAX, 4);
887   DspinSignals<dspin_ram_rsp_width>*** signal_dspin_false_ram_rsp_in =
888      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_false_ram_rsp_in", XMAX, YMAX, 4);
889   DspinSignals<dspin_ram_rsp_width>*** signal_dspin_false_ram_rsp_out =
890      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_false_ram_rsp_out", XMAX, YMAX, 4);
891
892   ////////////////////////////
893   //      Loader
894   ////////////////////////////
895
896#if USE_ALMOS
897   soclib::common::Loader loader(almos_bootloader_pathname,
898                                 almos_archinfo_pathname,
899                                 almos_kernel_pathname);
900#else
901   soclib::common::Loader loader(soft_name);
902#endif
903
904   typedef soclib::common::GdbServer<soclib::common::Mips32ElIss> proc_iss;
905   proc_iss::set_loader(loader);
906
907   ////////////////////////////////////////
908   //  Instanciated Hardware Components
909   ////////////////////////////////////////
910
911   std::cout << std::endl << "External Bus and Peripherals" << std::endl << std::endl;
912
913   const size_t nb_iox_initiators = (cluster_iob0 != cluster_iob1) ? 5 : 4;
914   const size_t nb_iox_targets = (cluster_iob0 != cluster_iob1) ? 9 : 8;
915
916   // IOX network
917   VciIoxNetwork<vci_param_ext>* iox_network;
918   iox_network = new VciIoxNetwork<vci_param_ext>( "iox_network",
919                                                   maptab_iox,
920                                                   nb_iox_targets,
921                                                   nb_iox_initiators );
922   // boot ROM
923   VciSimpleRom<vci_param_ext>*  brom;
924   brom = new VciSimpleRom<vci_param_ext>( "brom",
925                                           IntTab(0, IOX_BROM_TGT_ID),
926                                           maptab_iox,
927                                           loader );
928   // Network Controller
929   VciMultiNic<vci_param_ext>*  mnic;
930   mnic = new VciMultiNic<vci_param_ext>( "mnic",
931                                          IntTab(0, IOX_MNIC_TGT_ID),
932                                          maptab_iox,
933                                          NB_NIC_CHANNELS,
934                                          0,                // mac_4 address
935                                          0,                // mac_2 address
936                                          1 );              // NIC_MODE_SYNTHESIS
937
938   // Frame Buffer
939   VciFrameBuffer<vci_param_ext>*  fbuf;
940   fbuf = new VciFrameBuffer<vci_param_ext>( "fbuf",
941                                             IntTab(0, IOX_FBUF_TGT_ID),
942                                             maptab_iox,
943                                             FBUF_X_SIZE, FBUF_Y_SIZE );
944
945   // Block Device
946   // for AHCI
947   // std::vector<std::string> filenames;
948   // filenames.push_back(disk_name);            // one single disk
949   VciBlockDeviceTsar<vci_param_ext>*  bdev;
950   bdev = new VciBlockDeviceTsar<vci_param_ext>( "bdev",
951                                                  maptab_iox,
952                                                  IntTab(0, BDEV_LOCAL_SRCID),
953                                                  IntTab(0, IOX_BDEV_TGT_ID),
954                                                  disk_name,
955                                                  512,        // block size
956                                                  64,         // burst size (bytes)
957                                                  0 );        // disk latency
958
959   // Chained Buffer DMA controller
960   VciChbufDma<vci_param_ext>*  cdma;
961   cdma = new VciChbufDma<vci_param_ext>( "cdma",
962                                          maptab_iox,
963                                          IntTab(0, CDMA_LOCAL_SRCID),
964                                          IntTab(0, IOX_CDMA_TGT_ID),
965                                          64,          // burst size (bytes)
966                                          NB_CMA_CHANNELS );
967   // Multi-TTY controller
968   std::vector<std::string> vect_names;
969   for( size_t tid = 0 ; tid < NB_TTY_CHANNELS ; tid++ )
970   {
971      std::ostringstream term_name;
972         term_name <<  "term" << tid;
973         vect_names.push_back(term_name.str().c_str());
974      }
975      VciMultiTty<vci_param_ext>*  mtty;
976      mtty = new VciMultiTty<vci_param_ext>( "mtty",
977                                             IntTab(0, IOX_MTTY_TGT_ID),
978                                             maptab_iox,
979                                             vect_names);
980
981   // IOPIC
982   VciIopic<vci_param_ext>* iopi;
983   iopi = new VciIopic<vci_param_ext>( "iopi",
984                                       maptab_iox,
985                                       IntTab(0, IOPI_LOCAL_SRCID),
986                                       IntTab(0, IOX_IOPI_TGT_ID),
987                                       32 );        // number of input HWI
988   // Clusters
989   TsarIobCluster<vci_param_int,
990                  vci_param_ext,
991                  dspin_int_cmd_width,
992                  dspin_int_rsp_width,
993                  dspin_ram_cmd_width,
994                  dspin_ram_rsp_width>* clusters[XMAX][YMAX];
995
996#if USING_OPENMP
997#pragma omp parallel
998    {
999#pragma omp for
1000#endif
1001        for(size_t i = 0; i  < (XMAX * YMAX); i++)
1002        {
1003            size_t x = i / YMAX;
1004            size_t y = i % YMAX;
1005
1006#if USING_OPENMP
1007#pragma omp critical
1008            {
1009#endif
1010            std::cout << std::endl;
1011            std::cout << "Cluster_" << std::dec << x << "_" << y << std::endl;
1012            std::cout << std::endl;
1013
1014            const bool is_iob0 = (cluster(x,y) == cluster_iob0);
1015            const bool is_iob1 = (cluster(x,y) == cluster_iob1);
1016            const bool is_io_cluster = is_iob0 || is_iob1;
1017
1018            const int iox_iob_ini_id = is_iob0 ?
1019                IOX_IOB0_INI_ID :
1020                IOX_IOB1_INI_ID ;
1021            const int iox_iob_tgt_id = is_iob0 ?
1022                IOX_IOB0_TGT_ID :
1023                IOX_IOB1_TGT_ID ;
1024
1025            std::ostringstream sc;
1026            sc << "cluster_" << x << "_" << y;
1027            clusters[x][y] = new TsarIobCluster<vci_param_int,
1028                                                vci_param_ext,
1029                                                dspin_int_cmd_width,
1030                                                dspin_int_rsp_width,
1031                                                dspin_ram_cmd_width,
1032                                                dspin_ram_rsp_width>
1033            (
1034                sc.str().c_str(),
1035                NB_PROCS_MAX,
1036                NB_DMA_CHANNELS,
1037                x,
1038                y,
1039                XMAX,
1040                YMAX,
1041
1042                maptab_int,
1043                maptab_ram,
1044                maptab_iox,
1045
1046                x_width,
1047                y_width,
1048                vci_srcid_width - x_width - y_width,            // l_id width,
1049                p_width,
1050
1051                INT_MEMC_TGT_ID,
1052                INT_XICU_TGT_ID,
1053                INT_MDMA_TGT_ID,
1054                INT_IOBX_TGT_ID,
1055
1056                INT_PROC_INI_ID,
1057                INT_MDMA_INI_ID,
1058                INT_IOBX_INI_ID,
1059
1060                RAM_XRAM_TGT_ID,
1061
1062                RAM_MEMC_INI_ID,
1063                RAM_IOBX_INI_ID,
1064
1065                is_io_cluster,
1066                iox_iob_tgt_id,
1067                iox_iob_ini_id,
1068
1069                MEMC_WAYS,
1070                MEMC_SETS,
1071                L1_IWAYS,
1072                L1_ISETS,
1073                L1_DWAYS,
1074                L1_DSETS,
1075                XRAM_LATENCY,
1076                XCU_NB_INPUTS,
1077
1078                loader,
1079
1080                frozen_cycles,
1081                debug_from,
1082                debug_ok and (cluster(x,y) == debug_memc_id),
1083                debug_ok and (cluster(x,y) == debug_proc_id),
1084                debug_ok and debug_iob
1085            );
1086
1087#if USING_OPENMP
1088            } // end critical
1089#endif
1090        } // end for
1091#if USING_OPENMP
1092    }
1093#endif
1094
1095    std::cout << std::endl;
1096
1097    ///////////////////////////////////////////////////////////////////////////////
1098    //     Net-list
1099    ///////////////////////////////////////////////////////////////////////////////
1100
1101    // IOX network connexion
1102    iox_network->p_clk                                   (signal_clk);
1103    iox_network->p_resetn                                (signal_resetn);
1104    iox_network->p_to_ini[IOX_IOB0_INI_ID]               (signal_vci_ini_iob0);
1105    iox_network->p_to_ini[IOX_BDEV_INI_ID]               (signal_vci_ini_bdev);
1106    iox_network->p_to_ini[IOX_CDMA_INI_ID]               (signal_vci_ini_cdma);
1107    iox_network->p_to_ini[IOX_IOPI_INI_ID]               (signal_vci_ini_iopi);
1108
1109    iox_network->p_to_tgt[IOX_IOB0_TGT_ID]               (signal_vci_tgt_iob0);
1110    iox_network->p_to_tgt[IOX_MTTY_TGT_ID]               (signal_vci_tgt_mtty);
1111    iox_network->p_to_tgt[IOX_FBUF_TGT_ID]               (signal_vci_tgt_fbuf);
1112    iox_network->p_to_tgt[IOX_MNIC_TGT_ID]               (signal_vci_tgt_mnic);
1113    iox_network->p_to_tgt[IOX_BROM_TGT_ID]               (signal_vci_tgt_brom);
1114    iox_network->p_to_tgt[IOX_BDEV_TGT_ID]               (signal_vci_tgt_bdev);
1115    iox_network->p_to_tgt[IOX_CDMA_TGT_ID]               (signal_vci_tgt_cdma);
1116    iox_network->p_to_tgt[IOX_IOPI_TGT_ID]               (signal_vci_tgt_iopi);
1117
1118    if (cluster_iob0 != cluster_iob1)
1119    {
1120        iox_network->p_to_ini[IOX_IOB1_INI_ID]           (signal_vci_ini_iob1);
1121        iox_network->p_to_tgt[IOX_IOB1_TGT_ID]           (signal_vci_tgt_iob1);
1122    }
1123
1124    // BDEV connexion
1125    bdev->p_clk                                          (signal_clk);
1126    bdev->p_resetn                                       (signal_resetn);
1127    bdev->p_irq                                          (signal_irq_bdev);
1128    bdev->p_vci_target                                   (signal_vci_tgt_bdev);
1129    bdev->p_vci_initiator                                (signal_vci_ini_bdev);
1130
1131    std::cout << "  - BDEV connected" << std::endl;
1132
1133    // FBUF connexion
1134    fbuf->p_clk                                          (signal_clk);
1135    fbuf->p_resetn                                       (signal_resetn);
1136    fbuf->p_vci                                          (signal_vci_tgt_fbuf);
1137
1138    std::cout << "  - FBUF connected" << std::endl;
1139
1140    // MNIC connexion
1141    mnic->p_clk                                          (signal_clk);
1142    mnic->p_resetn                                       (signal_resetn);
1143    mnic->p_vci                                          (signal_vci_tgt_mnic);
1144    for ( size_t i=0 ; i<NB_NIC_CHANNELS ; i++ )
1145    {
1146         mnic->p_rx_irq[i]                               (signal_irq_mnic_rx[i]);
1147         mnic->p_tx_irq[i]                               (signal_irq_mnic_tx[i]);
1148    }
1149
1150    std::cout << "  - MNIC connected" << std::endl;
1151
1152    // BROM connexion
1153    brom->p_clk                                          (signal_clk);
1154    brom->p_resetn                                       (signal_resetn);
1155    brom->p_vci                                          (signal_vci_tgt_brom);
1156
1157    std::cout << "  - BROM connected" << std::endl;
1158
1159    // MTTY connexion
1160    mtty->p_clk                                          (signal_clk);
1161    mtty->p_resetn                                       (signal_resetn);
1162    mtty->p_vci                                          (signal_vci_tgt_mtty);
1163    for ( size_t i=0 ; i<NB_TTY_CHANNELS ; i++ )
1164    {
1165        mtty->p_irq[i]                                   (signal_irq_mtty_rx[i]);
1166    }
1167    std::cout << "  - MTTY connected" << std::endl;
1168
1169    // CDMA connexion
1170    cdma->p_clk                                          (signal_clk);
1171    cdma->p_resetn                                       (signal_resetn);
1172    cdma->p_vci_target                                   (signal_vci_tgt_cdma);
1173    cdma->p_vci_initiator                                (signal_vci_ini_cdma);
1174    for ( size_t i=0 ; i<(NB_CMA_CHANNELS) ; i++)
1175    {
1176        cdma->p_irq[i]                                   (signal_irq_cdma[i]);
1177    }
1178
1179    std::cout << "  - CDMA connected" << std::endl;
1180
1181    // IOPI connexion
1182    iopi->p_clk                                          (signal_clk);
1183    iopi->p_resetn                                       (signal_resetn);
1184    iopi->p_vci_target                                   (signal_vci_tgt_iopi);
1185    iopi->p_vci_initiator                                (signal_vci_ini_iopi);
1186    for ( size_t i=0 ; i<32 ; i++)
1187    {
1188       if     (i < NB_NIC_CHANNELS)    iopi->p_hwi[i] (signal_irq_mnic_rx[i]);
1189       else if(i < 2 )                 iopi->p_hwi[i] (signal_irq_false);
1190       else if(i < 2+NB_NIC_CHANNELS)  iopi->p_hwi[i] (signal_irq_mnic_tx[i-2]);
1191       else if(i < 4 )                 iopi->p_hwi[i] (signal_irq_false);
1192       else if(i < 4+NB_CMA_CHANNELS)  iopi->p_hwi[i] (signal_irq_cdma[i-4]);
1193       else if(i < 8)                  iopi->p_hwi[i] (signal_irq_false);
1194       else if(i < 9)                  iopi->p_hwi[i] (signal_irq_bdev);
1195       else if(i < 16)                 iopi->p_hwi[i] (signal_irq_false);
1196       else if(i < 16+NB_TTY_CHANNELS) iopi->p_hwi[i] (signal_irq_mtty_rx[i-16]);
1197       else                            iopi->p_hwi[i] (signal_irq_false);
1198    }
1199
1200    std::cout << "  - IOPIC connected" << std::endl;
1201
1202
1203    // IOB0 cluster connexion to IOX network
1204    (*clusters[0][0]->p_vci_iob_iox_ini) (signal_vci_ini_iob0);
1205    (*clusters[0][0]->p_vci_iob_iox_tgt) (signal_vci_tgt_iob0);
1206
1207    // IOB1 cluster connexion to IOX network
1208    // (only when there is more than 1 cluster)
1209    if ( cluster_iob0 != cluster_iob1 )
1210    {
1211        (*clusters[XMAX-1][YMAX-1]->p_vci_iob_iox_ini) (signal_vci_ini_iob1);
1212        (*clusters[XMAX-1][YMAX-1]->p_vci_iob_iox_tgt) (signal_vci_tgt_iob1);
1213    }
1214
1215    // All clusters Clock & RESET connexions
1216    for ( size_t x = 0; x < (XMAX); x++ )
1217    {
1218        for (size_t y = 0; y < YMAX; y++)
1219        {
1220            clusters[x][y]->p_clk     (signal_clk);
1221            clusters[x][y]->p_resetn  (signal_resetn);
1222        }
1223    }
1224
1225   // Inter Clusters horizontal connections
1226   if (XMAX > 1)
1227   {
1228      for (size_t x = 0; x < (XMAX-1); x++)
1229      {
1230         for (size_t y = 0; y < YMAX; y++)
1231         {
1232            for (size_t k = 0; k < 3; k++)
1233            {
1234               clusters[x][y]->p_dspin_int_cmd_out[EAST][k]      (signal_dspin_int_cmd_h_inc[x][y][k]);
1235               clusters[x+1][y]->p_dspin_int_cmd_in[WEST][k]     (signal_dspin_int_cmd_h_inc[x][y][k]);
1236               clusters[x][y]->p_dspin_int_cmd_in[EAST][k]       (signal_dspin_int_cmd_h_dec[x][y][k]);
1237               clusters[x+1][y]->p_dspin_int_cmd_out[WEST][k]    (signal_dspin_int_cmd_h_dec[x][y][k]);
1238            }
1239
1240            for (size_t k = 0; k < 2; k++)
1241            {
1242               clusters[x][y]->p_dspin_int_rsp_out[EAST][k]      (signal_dspin_int_rsp_h_inc[x][y][k]);
1243               clusters[x+1][y]->p_dspin_int_rsp_in[WEST][k]     (signal_dspin_int_rsp_h_inc[x][y][k]);
1244               clusters[x][y]->p_dspin_int_rsp_in[EAST][k]       (signal_dspin_int_rsp_h_dec[x][y][k]);
1245               clusters[x+1][y]->p_dspin_int_rsp_out[WEST][k]    (signal_dspin_int_rsp_h_dec[x][y][k]);
1246            }
1247
1248            clusters[x][y]->p_dspin_ram_cmd_out[EAST]      (signal_dspin_ram_cmd_h_inc[x][y]);
1249            clusters[x+1][y]->p_dspin_ram_cmd_in[WEST]     (signal_dspin_ram_cmd_h_inc[x][y]);
1250            clusters[x][y]->p_dspin_ram_cmd_in[EAST]       (signal_dspin_ram_cmd_h_dec[x][y]);
1251            clusters[x+1][y]->p_dspin_ram_cmd_out[WEST]    (signal_dspin_ram_cmd_h_dec[x][y]);
1252            clusters[x][y]->p_dspin_ram_rsp_out[EAST]      (signal_dspin_ram_rsp_h_inc[x][y]);
1253            clusters[x+1][y]->p_dspin_ram_rsp_in[WEST]     (signal_dspin_ram_rsp_h_inc[x][y]);
1254            clusters[x][y]->p_dspin_ram_rsp_in[EAST]       (signal_dspin_ram_rsp_h_dec[x][y]);
1255            clusters[x+1][y]->p_dspin_ram_rsp_out[WEST]    (signal_dspin_ram_rsp_h_dec[x][y]);
1256         }
1257      }
1258   }
1259
1260   std::cout << std::endl << "Horizontal connections established" << std::endl;
1261
1262   // Inter Clusters vertical connections
1263   if (YMAX > 1)
1264   {
1265      for (size_t y = 0; y < (YMAX-1); y++)
1266      {
1267         for (size_t x = 0; x < XMAX; x++)
1268         {
1269            for (size_t k = 0; k < 3; k++)
1270            {
1271               clusters[x][y]->p_dspin_int_cmd_out[NORTH][k]     (signal_dspin_int_cmd_v_inc[x][y][k]);
1272               clusters[x][y+1]->p_dspin_int_cmd_in[SOUTH][k]    (signal_dspin_int_cmd_v_inc[x][y][k]);
1273               clusters[x][y]->p_dspin_int_cmd_in[NORTH][k]      (signal_dspin_int_cmd_v_dec[x][y][k]);
1274               clusters[x][y+1]->p_dspin_int_cmd_out[SOUTH][k]   (signal_dspin_int_cmd_v_dec[x][y][k]);
1275            }
1276
1277            for (size_t k = 0; k < 2; k++)
1278            {
1279               clusters[x][y]->p_dspin_int_rsp_out[NORTH][k]     (signal_dspin_int_rsp_v_inc[x][y][k]);
1280               clusters[x][y+1]->p_dspin_int_rsp_in[SOUTH][k]    (signal_dspin_int_rsp_v_inc[x][y][k]);
1281               clusters[x][y]->p_dspin_int_rsp_in[NORTH][k]      (signal_dspin_int_rsp_v_dec[x][y][k]);
1282               clusters[x][y+1]->p_dspin_int_rsp_out[SOUTH][k]   (signal_dspin_int_rsp_v_dec[x][y][k]);
1283            }
1284
1285            clusters[x][y]->p_dspin_ram_cmd_out[NORTH]     (signal_dspin_ram_cmd_v_inc[x][y]);
1286            clusters[x][y+1]->p_dspin_ram_cmd_in[SOUTH]    (signal_dspin_ram_cmd_v_inc[x][y]);
1287            clusters[x][y]->p_dspin_ram_cmd_in[NORTH]      (signal_dspin_ram_cmd_v_dec[x][y]);
1288            clusters[x][y+1]->p_dspin_ram_cmd_out[SOUTH]   (signal_dspin_ram_cmd_v_dec[x][y]);
1289            clusters[x][y]->p_dspin_ram_rsp_out[NORTH]     (signal_dspin_ram_rsp_v_inc[x][y]);
1290            clusters[x][y+1]->p_dspin_ram_rsp_in[SOUTH]    (signal_dspin_ram_rsp_v_inc[x][y]);
1291            clusters[x][y]->p_dspin_ram_rsp_in[NORTH]      (signal_dspin_ram_rsp_v_dec[x][y]);
1292            clusters[x][y+1]->p_dspin_ram_rsp_out[SOUTH]   (signal_dspin_ram_rsp_v_dec[x][y]);
1293         }
1294      }
1295   }
1296
1297   std::cout << "Vertical connections established" << std::endl;
1298
1299   // East & West boundary cluster connections
1300   for (size_t y = 0; y < YMAX; y++)
1301   {
1302      for (size_t k = 0; k < 3; k++)
1303      {
1304         clusters[0][y]->p_dspin_int_cmd_in[WEST][k]          (signal_dspin_false_int_cmd_in[0][y][WEST][k]);
1305         clusters[0][y]->p_dspin_int_cmd_out[WEST][k]         (signal_dspin_false_int_cmd_out[0][y][WEST][k]);
1306         clusters[XMAX-1][y]->p_dspin_int_cmd_in[EAST][k]     (signal_dspin_false_int_cmd_in[XMAX-1][y][EAST][k]);
1307         clusters[XMAX-1][y]->p_dspin_int_cmd_out[EAST][k]    (signal_dspin_false_int_cmd_out[XMAX-1][y][EAST][k]);
1308      }
1309
1310      for (size_t k = 0; k < 2; k++)
1311      {
1312         clusters[0][y]->p_dspin_int_rsp_in[WEST][k]          (signal_dspin_false_int_rsp_in[0][y][WEST][k]);
1313         clusters[0][y]->p_dspin_int_rsp_out[WEST][k]         (signal_dspin_false_int_rsp_out[0][y][WEST][k]);
1314         clusters[XMAX-1][y]->p_dspin_int_rsp_in[EAST][k]     (signal_dspin_false_int_rsp_in[XMAX-1][y][EAST][k]);
1315         clusters[XMAX-1][y]->p_dspin_int_rsp_out[EAST][k]    (signal_dspin_false_int_rsp_out[XMAX-1][y][EAST][k]);
1316      }
1317
1318     clusters[0][y]->p_dspin_ram_cmd_in[WEST]       (signal_dspin_false_ram_cmd_in[0][y][WEST]);
1319     clusters[0][y]->p_dspin_ram_cmd_out[WEST]      (signal_dspin_false_ram_cmd_out[0][y][WEST]);
1320     clusters[0][y]->p_dspin_ram_rsp_in[WEST]       (signal_dspin_false_ram_rsp_in[0][y][WEST]);
1321     clusters[0][y]->p_dspin_ram_rsp_out[WEST]      (signal_dspin_false_ram_rsp_out[0][y][WEST]);
1322
1323     clusters[XMAX-1][y]->p_dspin_ram_cmd_in[EAST]  (signal_dspin_false_ram_cmd_in[XMAX-1][y][EAST]);
1324     clusters[XMAX-1][y]->p_dspin_ram_cmd_out[EAST] (signal_dspin_false_ram_cmd_out[XMAX-1][y][EAST]);
1325     clusters[XMAX-1][y]->p_dspin_ram_rsp_in[EAST]  (signal_dspin_false_ram_rsp_in[XMAX-1][y][EAST]);
1326     clusters[XMAX-1][y]->p_dspin_ram_rsp_out[EAST] (signal_dspin_false_ram_rsp_out[XMAX-1][y][EAST]);
1327   }
1328
1329   std::cout << "East & West boundaries established" << std::endl;
1330
1331   // North & South boundary clusters connections
1332   for (size_t x = 0; x < XMAX; x++)
1333   {
1334      for (size_t k = 0; k < 3; k++)
1335      {
1336         clusters[x][0]->p_dspin_int_cmd_in[SOUTH][k]         (signal_dspin_false_int_cmd_in[x][0][SOUTH][k]);
1337         clusters[x][0]->p_dspin_int_cmd_out[SOUTH][k]        (signal_dspin_false_int_cmd_out[x][0][SOUTH][k]);
1338         clusters[x][YMAX-1]->p_dspin_int_cmd_in[NORTH][k]    (signal_dspin_false_int_cmd_in[x][YMAX-1][NORTH][k]);
1339         clusters[x][YMAX-1]->p_dspin_int_cmd_out[NORTH][k]   (signal_dspin_false_int_cmd_out[x][YMAX-1][NORTH][k]);
1340      }
1341
1342      for (size_t k = 0; k < 2; k++)
1343      {
1344         clusters[x][0]->p_dspin_int_rsp_in[SOUTH][k]         (signal_dspin_false_int_rsp_in[x][0][SOUTH][k]);
1345         clusters[x][0]->p_dspin_int_rsp_out[SOUTH][k]        (signal_dspin_false_int_rsp_out[x][0][SOUTH][k]);
1346         clusters[x][YMAX-1]->p_dspin_int_rsp_in[NORTH][k]    (signal_dspin_false_int_rsp_in[x][YMAX-1][NORTH][k]);
1347         clusters[x][YMAX-1]->p_dspin_int_rsp_out[NORTH][k]   (signal_dspin_false_int_rsp_out[x][YMAX-1][NORTH][k]);
1348      }
1349
1350      clusters[x][0]->p_dspin_ram_cmd_in[SOUTH]       (signal_dspin_false_ram_cmd_in[x][0][SOUTH]);
1351      clusters[x][0]->p_dspin_ram_cmd_out[SOUTH]      (signal_dspin_false_ram_cmd_out[x][0][SOUTH]);
1352      clusters[x][0]->p_dspin_ram_rsp_in[SOUTH]       (signal_dspin_false_ram_rsp_in[x][0][SOUTH]);
1353      clusters[x][0]->p_dspin_ram_rsp_out[SOUTH]      (signal_dspin_false_ram_rsp_out[x][0][SOUTH]);
1354
1355      clusters[x][YMAX-1]->p_dspin_ram_cmd_in[NORTH]  (signal_dspin_false_ram_cmd_in[x][YMAX-1][NORTH]);
1356      clusters[x][YMAX-1]->p_dspin_ram_cmd_out[NORTH] (signal_dspin_false_ram_cmd_out[x][YMAX-1][NORTH]);
1357      clusters[x][YMAX-1]->p_dspin_ram_rsp_in[NORTH]  (signal_dspin_false_ram_rsp_in[x][YMAX-1][NORTH]);
1358      clusters[x][YMAX-1]->p_dspin_ram_rsp_out[NORTH] (signal_dspin_false_ram_rsp_out[x][YMAX-1][NORTH]);
1359   }
1360
1361   std::cout << "North & South boundaries established" << std::endl << std::endl;
1362
1363   ////////////////////////////////////////////////////////
1364   //   Simulation
1365   ///////////////////////////////////////////////////////
1366
1367   sc_start(sc_core::sc_time(0, SC_NS));
1368
1369   signal_resetn = false;
1370   signal_irq_false = false;
1371
1372   // network boundaries signals
1373   for (size_t x = 0; x < XMAX ; x++)
1374   {
1375      for (size_t y = 0; y < YMAX ; y++)
1376      {
1377         for (size_t a = 0; a < 4; a++)
1378         {
1379            for (size_t k = 0; k < 3; k++)
1380            {
1381               signal_dspin_false_int_cmd_in[x][y][a][k].write = false;
1382               signal_dspin_false_int_cmd_in[x][y][a][k].read = true;
1383               signal_dspin_false_int_cmd_out[x][y][a][k].write = false;
1384               signal_dspin_false_int_cmd_out[x][y][a][k].read = true;
1385            }
1386
1387            for (size_t k = 0; k < 2; k++)
1388            {
1389               signal_dspin_false_int_rsp_in[x][y][a][k].write = false;
1390               signal_dspin_false_int_rsp_in[x][y][a][k].read = true;
1391               signal_dspin_false_int_rsp_out[x][y][a][k].write = false;
1392               signal_dspin_false_int_rsp_out[x][y][a][k].read = true;
1393            }
1394
1395            signal_dspin_false_ram_cmd_in[x][y][a].write = false;
1396            signal_dspin_false_ram_cmd_in[x][y][a].read = true;
1397            signal_dspin_false_ram_cmd_out[x][y][a].write = false;
1398            signal_dspin_false_ram_cmd_out[x][y][a].read = true;
1399
1400            signal_dspin_false_ram_rsp_in[x][y][a].write = false;
1401            signal_dspin_false_ram_rsp_in[x][y][a].read = true;
1402            signal_dspin_false_ram_rsp_out[x][y][a].write = false;
1403            signal_dspin_false_ram_rsp_out[x][y][a].read = true;
1404         }
1405      }
1406   }
1407
1408    sc_start(sc_core::sc_time(1, SC_NS));
1409    signal_resetn = true;
1410
1411
1412    // simulation loop
1413    struct timeval t1,t2;
1414    gettimeofday(&t1, NULL);
1415
1416
1417    for ( size_t n = 0; n < ncycles ; n += simul_period )
1418    {
1419        // stats display
1420        if( (n % 1000000) == 0)
1421        {
1422            gettimeofday(&t2, NULL);
1423
1424            uint64_t ms1 = (uint64_t) t1.tv_sec  * 1000ULL +
1425                           (uint64_t) t1.tv_usec / 1000;
1426            uint64_t ms2 = (uint64_t) t2.tv_sec  * 1000ULL +
1427                           (uint64_t) t2.tv_usec / 1000;
1428            std::cerr << "### cycle = " << std::dec << n
1429                      << " / frequency = "
1430                      << (double) 1000000 / (double) (ms2 - ms1) << "Khz"
1431                      << std::endl;
1432
1433            gettimeofday(&t1, NULL);
1434        }
1435
1436        // Monitor a specific address for one L1 cache
1437        // clusters[0][0]->proc[0]->cache_monitor(0xC0180ULL);
1438
1439        // Monitor a specific address for one L2 cache
1440        // clusters[0][0]->memc->cache_monitor( 0x0ULL, true );   // one word
1441
1442        // Monitor a specific address for one XRAM
1443        // clusters[0][0]->xram->start_monitor( 0x0ULL , 64);
1444
1445        if ( debug_ok and (n > debug_from) )
1446        {
1447            std::cout << "****************** cycle " << std::dec << n ;
1448            std::cout << " ************************************************" << std::endl;
1449
1450            // trace proc[debug_proc_id]
1451            if ( debug_proc_id != 0xFFFFFFFF )
1452            {
1453                size_t l          = debug_proc_id & ((1<<P_WIDTH)-1) ;
1454                size_t cluster_xy = debug_proc_id >> P_WIDTH ;
1455                size_t x          = cluster_xy >> 4;
1456                size_t y          = cluster_xy & 0xF;
1457
1458                clusters[x][y]->proc[l]->print_trace(0x1);
1459                std::ostringstream proc_signame;
1460                proc_signame << "[SIG]PROC_" << x << "_" << y << "_" << l ;
1461                clusters[x][y]->signal_int_vci_ini_proc[l].print_trace(proc_signame.str());
1462
1463//              clusters[x][y]->xicu->print_trace(l);
1464//              std::ostringstream xicu_signame;
1465//              xicu_signame << "[SIG]XICU_" << x << "_" << y;
1466//              clusters[x][y]->signal_int_vci_tgt_xicu.print_trace(xicu_signame.str());
1467
1468                clusters[x][y]->mdma->print_trace();
1469                std::ostringstream mdma_signame;
1470                mdma_signame << "[SIG]MDMA_" << x << "_" << y;
1471                clusters[x][y]->signal_int_vci_tgt_mdma.print_trace(mdma_signame.str());
1472
1473                // local interrupts in cluster(x,y)
1474                if( clusters[x][y]->signal_irq_memc.read() )
1475                std::cout << "### IRQ_MMC_" << std::dec << x << "_" << y
1476                          << " ACTIVE" << std::endl;
1477
1478                for ( size_t c = 0 ; c < NB_DMA_CHANNELS ; c++ )
1479                {
1480                    if( clusters[x][y]->signal_irq_mdma[c].read() )
1481                    std::cout << "### IRQ_DMA_" << std::dec << x << "_" << y << "_" << c
1482                              << " ACTIVE" << std::endl;
1483                }
1484
1485                for ( size_t c = 0 ; c < NB_PROCS_MAX ; c++ )
1486                {
1487                    if( clusters[x][y]->signal_proc_it[c].read() )
1488                    std::cout << "### IRQ_PROC_" << std::dec << x << "_" << y << "_" << c
1489                              << " ACTIVE" << std::endl;
1490                }
1491            }
1492
1493            // trace memc[debug_memc_id]
1494            if ( debug_memc_id != 0xFFFFFFFF )
1495            {
1496                size_t x = debug_memc_id >> 4;
1497                size_t y = debug_memc_id & 0xF;
1498
1499                clusters[x][y]->memc->print_trace(0);
1500                std::ostringstream smemc_tgt;
1501                smemc_tgt << "[SIG]MEMC_TGT_" << x << "_" << y;
1502                clusters[x][y]->signal_int_vci_tgt_memc.print_trace(smemc_tgt.str());
1503                std::ostringstream smemc_ini;
1504                smemc_ini << "[SIG]MEMC_INI_" << x << "_" << y;
1505                clusters[x][y]->signal_ram_vci_ini_memc.print_trace(smemc_ini.str());
1506
1507                clusters[x][y]->xram->print_trace();
1508                std::ostringstream sxram_tgt;
1509                sxram_tgt << "[SIG]XRAM_TGT_" << x << "_" << y;
1510                clusters[x][y]->signal_ram_vci_tgt_xram.print_trace(sxram_tgt.str());
1511            }
1512
1513
1514            // trace XRAM and XRAM network routers in cluster[debug_xram_id]
1515            if ( debug_xram_id != 0xFFFFFFFF )
1516            {
1517                size_t x = debug_xram_id >> 4;
1518                size_t y = debug_xram_id & 0xF;
1519
1520                clusters[x][y]->xram->print_trace();
1521                std::ostringstream sxram_tgt;
1522                sxram_tgt << "[SIG]XRAM_TGT_" << x << "_" << y;
1523                clusters[x][y]->signal_ram_vci_tgt_xram.print_trace(sxram_tgt.str());
1524
1525                clusters[x][y]->ram_router_cmd->print_trace();
1526                clusters[x][y]->ram_router_rsp->print_trace();
1527            }
1528
1529            // trace iob, iox and external peripherals
1530            if ( debug_iob )
1531            {
1532//              clusters[0][0]->iob->print_trace();
1533//              clusters[0][0]->signal_int_vci_tgt_iobx.print_trace( "[SIG]IOB0_INT_TGT");
1534//              clusters[0][0]->signal_int_vci_ini_iobx.print_trace( "[SIG]IOB0_INT_INI");
1535//              clusters[0][0]->signal_ram_vci_ini_iobx.print_trace( "[SIG]IOB0_RAM_INI");
1536//              signal_vci_ini_iob0.print_trace("[SIG]IOB0_IOX_INI");
1537//              signal_vci_tgt_iob0.print_trace("[SIG]IOB0_IOX_TGT");
1538
1539//              cdma->print_trace();
1540//              signal_vci_tgt_cdma.print_trace("[SIG]CDMA_TGT");
1541//              signal_vci_ini_cdma.print_trace("[SIG]CDMA_INI");
1542
1543//              brom->print_trace();
1544//              signal_vci_tgt_brom.print_trace("[SIG]BROM_TGT");
1545
1546//              mtty->print_trace();
1547//              signal_vci_tgt_mtty.print_trace("[SIG]MTTY_TGT");
1548
1549                bdev->print_trace();
1550                signal_vci_tgt_bdev.print_trace("[SIG]BDEV_TGT");
1551                signal_vci_ini_bdev.print_trace("[SIG]BDEV_INI");
1552
1553//              mnic->print_trace( 0x000 );
1554//              signal_vci_tgt_mnic.print_trace("[SIG]MNIC_TGT");
1555
1556//              fbuf->print_trace();
1557//              signal_vci_tgt_fbuf.print_trace("[SIG]FBUF_TGT");
1558
1559//              iopi->print_trace();
1560//              signal_vci_ini_iopi.print_trace("[SIG]IOPI_INI");
1561//              signal_vci_tgt_iopi.print_trace("[SIG]IOPI_TGT");
1562//              iox_network->print_trace();
1563
1564                // interrupts
1565                if (signal_irq_bdev)       std::cout << "### IRQ_BDEV ACTIVE"       << std::endl;
1566                if (signal_irq_mtty_rx[0]) std::cout << "### IRQ_MTTY_RX[0] ACTIVE" << std::endl;
1567                if (signal_irq_mnic_rx[0]) std::cout << "### IRQ_MNIC_RX[0] ACTIVE" << std::endl;
1568                if (signal_irq_mnic_rx[1]) std::cout << "### IRQ_MNIC_RX[1] ACTIVE" << std::endl;
1569                if (signal_irq_mnic_tx[0]) std::cout << "### IRQ_MNIC_TX[0] ACTIVE" << std::endl;
1570                if (signal_irq_mnic_tx[1]) std::cout << "### IRQ_MNIC_TX[1] ACTIVE" << std::endl;
1571            }
1572        }
1573
1574        sc_start(sc_core::sc_time(simul_period, SC_NS));
1575    }
1576    return EXIT_SUCCESS;
1577}
1578
1579int sc_main (int argc, char *argv[])
1580{
1581   try {
1582      return _main(argc, argv);
1583   } catch (std::exception &e) {
1584      std::cout << e.what() << std::endl;
1585   } catch (...) {
1586      std::cout << "Unknown exception occured" << std::endl;
1587      throw;
1588   }
1589   return 1;
1590}
1591
1592
1593// Local Variables:
1594// tab-width: 3
1595// c-basic-offset: 3
1596// c-file-offsets:((innamespace . 0)(inline-open . 0))
1597// indent-tabs-mode: nil
1598// End:
1599
1600// vim: filetype=cpp:expandtab:shiftwidth=3:tabstop=3:softtabstop=3
1601
1602
1603
Note: See TracBrowser for help on using the repository browser.