source: trunk/platforms/tsar_generic_iob/top.cpp @ 1003

Last change on this file since 1003 was 1002, checked in by alain, 9 years ago

Introducing the BDV / SDC / HBA switch in the tsar_generic_iob plat-form
File size: 85.5 KB
Line 
1///////////////////////////////////////////////////////////////////////////////
2// File: top.cpp  (for tsar_generic_iob platform)
3// Author: Alain Greiner
4// Copyright: UPMC/LIP6
5// Date : august 2013 / updated march 2015
6// This program is released under the GNU public license
7///////////////////////////////////////////////////////////////////////////////
8// This file define a generic TSAR architecture with an external IO network
9// emulating a PCI or Hypertransport I/O bus to access 7 external peripherals:
10//
11// - BROM : boot ROM
12// - FBUF : Frame Buffer
13// - MTTY : multi TTY (one channel)
14// - MNIC : Network controller (up to 2 channels)
15// - CDMA : Chained Buffer DMA controller (up to 4 channels)
16// - DISK : Block device controler (BDV / HBA / SDC)
17// - IOPI : HWI to SWI translator.
18//
19// This I/0 bus is connected to internal address space through two IOB bridges
20// located in cluster[0][0] and cluster[X_SIZE-1][Y_SIZE-1].
21//
22// The internal physical address space is 40 bits, and the cluster index
23// is defined by the 8 MSB bits, using a fixed format: X is encoded on 4 bits,
24// Y is encoded on 4 bits, whatever the actual mesh size.
25// => at most 16 * 16 clusters. Each cluster contains up to 4 processors.
26//
27// It contains 3 networks:
28//
29// 1) the "INT" network supports Read/Write transactions
30//    between processors and L2 caches or peripherals.
31//    (VCI ADDDRESS = 40 bits / VCI DATA width = 32 bits)
32//    It supports also coherence transactions between L1 & L2 caches.
33// 3) the "RAM" network emulates the 3D network between L2 caches
34//    and L3 caches, and is implemented as a 2D mesh between the L2 caches,
35//    the two IO bridges and the physical RAMs disributed in all clusters.
36//    (VCI ADDRESS = 40 bits / VCI DATA = 64 bits)
37// 4) the IOX network connects the two IO bridge components to the
38//    7 external peripheral controllers.
39//    (VCI ADDDRESS = 40 bits / VCI DATA width = 64 bits)
40//
41// The external peripherals HWI IRQs are translated to WTI IRQs by the
42// external IOPIC component, that must be configured by the OS to route
43// these WTI IRQS to one or several internal XICU components.
44// - IOPIC HWI[1:0]     connected to IRQ_NIC_RX[1:0]
45// - IOPIC HWI[3:2]     connected to IRQ_NIC_TX[1:0]
46// - IOPIC HWI[7:4]     connected to IRQ_CMA_TX[3:0]]
47// - IOPIC HWI[8]       connected to IRQ_DISK
48// - IOPIC HWI[31:16]   connected to IRQ_TTY_RX[15:0]
49//
50// Each cluster contains the following component:
51// - From 1 to 8 MIP32 processors
52// - One L2 cache controller
53// - One XICU component,
54// - One - optional - single channel DMA controler,
55// - One - optional - hardware coprocessor
56// The XICU component is mainly used to handle WTI IRQs, as at most
57// 2 HWI IRQs are connected to XICU in each cluster:
58// - IRQ_IN[0]            : MMC
59// - IRQ_IN[1]            : MWR
60//
61// All clusters are identical, but cluster(0,0) and cluster(XMAX-1,YMAX-1)
62// contain an extra IO bridge component. These IOB0 & IOB1 components are
63// connected to the three networks (INT, RAM, IOX).
64//
65// - It uses two dspin_local_crossbar per cluster to implement the
66//   local interconnect correponding to the INT network.
67// - It uses three dspin_local_crossbar per cluster to implement the
68//   local interconnect correponding to the coherence INT network.
69// - It uses two virtual_dspin_router per cluster to implement
70//   the INT network (routing both the direct and coherence trafic).
71// - It uses two dspin_router per cluster to implement the RAM network.
72// - It uses the vci_cc_vcache_wrapper.
73// - It uses the vci_mem_cache.
74// - It contains one vci_xicu and one vci_multi_dma per cluster.
75// - It contains one vci_simple ram per cluster to model the L3 cache.
76//
77// The TsarIobCluster component is defined in files
78// tsar_iob_cluster.* (with * = cpp, h, sd)
79//
80// The main hardware parameters must be defined in the hard_config.h file :
81// - X_WIDTH          : number of bits for x cluster coordinate
82// - Y_WIDTH          : number of bits for y cluster coordinate
83// - P_WIDTH          : number of bits for local processor coordinate
84// - X_SIZE           : number of clusters in a row
85// - Y_SIZE           : number of clusters in a column
86// - NB_PROCS_MAX     : number of processors per cluster (up to 8)
87// - NB_DMA_CHANNELS  : number of DMA channels per cluster    (>= NB_PROCS_MAX)
88// - NB_TTY_CHANNELS  : number of TTY channels in I/O network (up to 16)
89// - NB_NIC_CHANNELS  : number of NIC channels in I/O network (up to 2)
90// - NB_CMA_CHANNELS  : number of CMA channels in I/O network (up to 4)
91// - FBUF_X_SIZE      : width of frame buffer (pixels)
92// - FBUF_Y_SIZE      : heigth of frame buffer (lines)
93// - XCU_NB_HWI       : number of XCU HWIs (>= NB_PROCS_MAX + 1)
94// - XCU_NB_PTI       : number of XCU PTIs (>= NB_PROCS_MAX)
95// - XCU_NB_WTI       : number of XCU WTIs (>= 4*NB_PROCS_MAX)
96// - XCU_NB_OUT       : number of XCU output IRQs (>= 4*NB_PROCS_MAX)
97// - USE_IOC_XYZ      : IOC type (XYZ in HBA / BDV / SDC)
98//
99// Some other hardware parameters must be defined in this top.cpp file:
100// - XRAM_LATENCY     : external ram latency
101// - MEMC_WAYS        : L2 cache number of ways
102// - MEMC_SETS        : L2 cache number of sets
103// - L1_IWAYS
104// - L1_ISETS
105// - L1_DWAYS
106// - L1_DSETS
107// - DISK_IMAGE_NAME  : file pathname for block device
108//
109// General policy for 40 bits physical address decoding:
110// All physical segments base addresses are multiple of 1 Mbytes
111// (=> the 24 LSB bits = 0, and the 16 MSB bits define the target)
112// The (x_width + y_width) MSB bits (left aligned) define
113// the cluster index, and the LADR bits define the local index:
114//      |X_ID|Y_ID|  LADR  |     OFFSET          |
115//      |  4 |  4 |   8    |       24            |
116//
117// General policy for 14 bits SRCID decoding:
118// Each component is identified by (x_id, y_id, l_id) tuple.
119//      |X_ID|Y_ID| L_ID |
120//      |  4 |  4 |  6   |
121/////////////////////////////////////////////////////////////////////////
122
123#include <systemc>
124#include <sys/time.h>
125#include <iostream>
126#include <sstream>
127#include <cstdlib>
128#include <cstdarg>
129#include <stdint.h>
130
131#include "gdbserver.h"
132#include "mapping_table.h"
133
134
135
136#include "tsar_iob_cluster.h"
137#include "vci_chbuf_dma.h"
138#include "vci_multi_tty.h"
139#include "vci_multi_nic.h"
140#include "vci_simple_rom.h"
141#include "vci_multi_ahci.h"
142#include "vci_block_device_tsar.h"
143#include "vci_ahci_sdc.h"
144#include "sd_card.h"
145#include "vci_framebuffer.h"
146#include "vci_iox_network.h"
147#include "vci_iopic.h"
148
149#include "alloc_elems.h"
150
151
152//////////////////////////////////////////////////////////////////
153//    Coprocessor type (must be replicated in tsar_iob_cluster)
154//////////////////////////////////////////////////////////////////
155
156#define MWR_COPROC_CPY  0
157#define MWR_COPROC_DCT  1
158#define MWR_COPROC_GCD  2
159
160//////////////////////////////////////////////////////////////////
161//      For ALMOS
162//////////////////////////////////////////////////////////////////
163
164#define USE_ALMOS 0
165
166#define almos_bootloader_pathname "bootloader.bin"
167#define almos_kernel_pathname     "kernel-soclib.bin@0xbfc10000:D"
168#define almos_archinfo_pathname   "arch-info.bin@0xBFC08000:D"
169
170//////////////////////////////////////////////////////////////////
171//        Parallelisation
172//////////////////////////////////////////////////////////////////
173
174#if USE_OPENMP
175#include <omp.h>
176#endif
177
178//////////////////////////////////////////////////////////////////
179//          DSPIN parameters
180//////////////////////////////////////////////////////////////////
181
182#define dspin_int_cmd_width   39
183#define dspin_int_rsp_width   32
184
185#define dspin_ram_cmd_width   64
186#define dspin_ram_rsp_width   64
187
188//////////////////////////////////////////////////////////////////
189//         VCI fields width  for the 3 VCI networks
190//////////////////////////////////////////////////////////////////
191
192#define vci_cell_width_int    4
193#define vci_cell_width_ext    8
194
195#define vci_plen_width        8
196#define vci_address_width     40
197#define vci_rerror_width      1
198#define vci_clen_width        1
199#define vci_rflag_width       1
200#define vci_srcid_width       14
201#define vci_pktid_width       4
202#define vci_trdid_width       4
203#define vci_wrplen_width      1
204
205////////////////////////////////////////////////////////////
206//    Main Hardware Parameters values
207//////////////////////i/////////////////////////////////////
208
209#include "hard_config.h"
210
211////////////////////////////////////////////////////////////
212//    Secondary Hardware Parameters values
213//////////////////////i/////////////////////////////////////
214
215#define XMAX                  X_SIZE
216#define YMAX                  Y_SIZE
217
218#define XRAM_LATENCY          0
219
220#define MEMC_WAYS             16
221#define MEMC_SETS             256
222
223#define L1_IWAYS              4
224#define L1_ISETS              64
225
226#define L1_DWAYS              4
227#define L1_DSETS              64
228
229#define DISK_IMAGE_NAME       "virt_hdd.dmg"
230
231#define ROM_SOFT_NAME         "../../softs/tsar_boot/preloader.elf"
232
233#define NORTH                 0
234#define SOUTH                 1
235#define EAST                  2
236#define WEST                  3
237
238#define cluster(x,y)   ((y) + ((x) << 4))
239
240////////////////////////////////////////////////////////////
241//     DEBUG Parameters default values
242//////////////////////i/////////////////////////////////////
243
244#define MAX_FROZEN_CYCLES     1000000
245
246/////////////////////////////////////////////////////////
247//    Physical segments definition
248/////////////////////////////////////////////////////////
249
250// All physical segments base addresses and sizes are defined
251// in the hard_config.h file. For replicated segments, the
252// base address is incremented by a cluster offset:
253// offset  = cluster(x,y) << (address_width-x_width-y_width);
254
255////////////////////////////////////////////////////////////////////////
256//          SRCID definition
257////////////////////////////////////////////////////////////////////////
258// All initiators are in the same indexing space (14 bits).
259// The SRCID is structured in two fields:
260// - The 8 MSB bits define the cluster index (left aligned)
261// - The 6  LSB bits define the local index.
262// Two different initiators cannot have the same SRCID, but a given
263// initiator can have two alias SRCIDs:
264// - Internal initiators (procs, mwmr) are replicated in all clusters,
265//   and each initiator has one single SRCID.
266// - External initiators (disk, cdma) are not replicated, but can be
267//   accessed in 2 clusters : cluster_iob0 and cluster_iob1.
268//   They have the same local index, but two different cluster indexes.
269//
270// As cluster_iob0 and cluster_iob1 contain both internal initiators
271// and external initiators, they must have different local indexes.
272// Consequence: For a local interconnect, the INI_ID port index
273// is NOT equal to the SRCID local index, and the local interconnect
274// must make a translation: SRCID => INI_ID
275////////////////////////////////////////////////////////////////////////
276
277#define PROC_LOCAL_SRCID             0x0    // from 0 to 7
278#define MWMR_LOCAL_SRCID             0x8
279#define IOBX_LOCAL_SRCID             0x9
280#define MEMC_LOCAL_SRCID             0xA
281#define CDMA_LOCAL_SRCID             0xB
282#define DISK_LOCAL_SRCID             0xC
283#define IOPI_LOCAL_SRCID             0xD
284
285///////////////////////////////////////////////////////////////////////
286//     TGT_ID and INI_ID port indexing for INT local interconnect
287///////////////////////////////////////////////////////////////////////
288
289#define INT_MEMC_TGT_ID              0
290#define INT_XICU_TGT_ID              1
291#define INT_MWMR_TGT_ID              2
292#define INT_IOBX_TGT_ID              3
293
294#define INT_PROC_INI_ID              0   // from 0 to (NB_PROCS_MAX-1)
295#define INT_MWMR_INI_ID              (NB_PROCS_MAX)
296#define INT_IOBX_INI_ID              (NB_PROCS_MAX+1)
297
298///////////////////////////////////////////////////////////////////////
299//     TGT_ID and INI_ID port indexing for RAM local interconnect
300///////////////////////////////////////////////////////////////////////
301
302#define RAM_XRAM_TGT_ID              0
303
304#define RAM_MEMC_INI_ID              0
305#define RAM_IOBX_INI_ID              1
306
307///////////////////////////////////////////////////////////////////////
308//     TGT_ID and INI_ID port indexing for I0X local interconnect
309///////////////////////////////////////////////////////////////////////
310
311#define IOX_FBUF_TGT_ID              0
312#define IOX_DISK_TGT_ID              1
313#define IOX_MNIC_TGT_ID              2
314#define IOX_CDMA_TGT_ID              3
315#define IOX_BROM_TGT_ID              4
316#define IOX_MTTY_TGT_ID              5
317#define IOX_IOPI_TGT_ID              6
318#define IOX_IOB0_TGT_ID              7
319#define IOX_IOB1_TGT_ID              8
320
321#define IOX_DISK_INI_ID              0
322#define IOX_CDMA_INI_ID              1
323#define IOX_IOPI_INI_ID              2
324#define IOX_IOB0_INI_ID              3
325#define IOX_IOB1_INI_ID              4
326
327////////////////////////////////////////////////////////////////////////
328int _main(int argc, char *argv[])
329////////////////////////////////////////////////////////////////////////
330{
331   using namespace sc_core;
332   using namespace soclib::caba;
333   using namespace soclib::common;
334
335   char     soft_name[256]   = ROM_SOFT_NAME;           // pathname: binary code
336   size_t   ncycles          = 4000000000;              // simulated cycles
337   char     disk_name[256]   = DISK_IMAGE_NAME;         // pathname: disk image
338   ssize_t  threads          = 1;                       // simulator's threads number
339   bool     debug_ok         = false;                   // trace activated
340   size_t   debug_memc_id    = 0xFFFFFFFF;              // index of traced memc
341   size_t   debug_proc_id    = 0xFFFFFFFF;              // index of traced proc
342   size_t   debug_xram_id    = 0xFFFFFFFF;              // index of traced xram
343   bool     debug_iob        = false;                   // trace iob0 & iob1 when true
344   uint32_t debug_from       = 0;                       // trace start cycle
345   uint32_t frozen_cycles    = MAX_FROZEN_CYCLES;       // monitoring frozen processor
346   size_t   cluster_iob0     = cluster(0,0);            // cluster containing IOB0
347   size_t   cluster_iob1     = cluster(XMAX-1,YMAX-1);  // cluster containing IOB1
348   size_t   x_width          = X_WIDTH;                 // # of bits for x
349   size_t   y_width          = Y_WIDTH;                 // # of bits for y
350   size_t   p_width          = P_WIDTH;                 // # of bits for lpid
351
352#if USE_OPENMP
353   size_t   simul_period     = 1000000;
354#else
355   size_t   simul_period     = 1;
356#endif
357
358   assert( (X_WIDTH == 4) and (Y_WIDTH == 4) and
359   "ERROR: we must have X_WIDTH == Y_WIDTH == 4");
360
361   assert( P_WIDTH <= 4 and
362   "ERROR: we must have P_WIDTH <= 4");
363
364   ////////////// command line arguments //////////////////////
365   if (argc > 1)
366   {
367      for (int n = 1; n < argc; n = n + 2)
368      {
369         if ((strcmp(argv[n],"-NCYCLES") == 0) && (n+1<argc))
370         {
371            ncycles = atoi(argv[n+1]);
372         }
373         else if ((strcmp(argv[n],"-DEBUG") == 0) && (n+1<argc) )
374         {
375            debug_ok = true;
376            debug_from = atoi(argv[n+1]);
377         }
378         else if ((strcmp(argv[n],"-DISK") == 0) && (n+1<argc) )
379         {
380            strcpy(disk_name, argv[n+1]);
381         }
382         else if ((strcmp(argv[n],"-MEMCID") == 0) && (n+1<argc) )
383         {
384            debug_memc_id = atoi(argv[n+1]);
385            size_t x = debug_memc_id >> 4;
386            size_t y = debug_memc_id & 0xF;
387            if( (x>=XMAX) || (y>=YMAX) )
388            {
389                std::cout << "MEMCID parameter doesn't fit XMAX/YMAX" << std::endl;
390                std::cout << " - MEMCID = " << std::hex << debug_memc_id << std::endl;
391                std::cout << " - XMAX   = " << std::hex << XMAX          << std::endl;
392                std::cout << " - YMAX   = " << std::hex << YMAX          << std::endl;
393                exit(0);
394            }
395         }
396         else if ((strcmp(argv[n],"-XRAMID") == 0) && (n+1<argc) )
397         {
398            debug_xram_id = atoi(argv[n+1]);
399            size_t x = debug_xram_id >> 4;
400            size_t y = debug_xram_id & 0xF;
401            if( (x>=XMAX) || (y>=YMAX) )
402            {
403                std::cout << "XRAMID parameter does'nt fit XMAX/YMAX" << std::endl;
404                exit(0);
405            }
406         }
407         else if ((strcmp(argv[n],"-IOB") == 0) && (n+1<argc) )
408         {
409            debug_iob = atoi(argv[n+1]);
410         }
411         else if ((strcmp(argv[n],"-PROCID") == 0) && (n+1<argc) )
412         {
413            debug_proc_id     = atoi(argv[n+1]);
414            size_t cluster_xy = debug_proc_id >> P_WIDTH ;
415            size_t x          = cluster_xy >> 4;
416            size_t y          = cluster_xy & 0xF;
417            if( (x>=XMAX) || (y>=YMAX) )
418            {
419                std::cout << "PROCID parameter does'nt fit XMAX/YMAX" << std::endl;
420                std::cout << " - PROCID = " << std::hex << debug_proc_id << std::endl;
421                std::cout << " - XMAX   = " << std::hex << XMAX          << std::endl;
422                std::cout << " - YMAX   = " << std::hex << YMAX          << std::endl;
423                exit(0);
424            }
425         }
426         else if ((strcmp(argv[n], "-THREADS") == 0) && ((n+1) < argc))
427         {
428            threads = atoi(argv[n+1]);
429            threads = (threads < 1) ? 1 : threads;
430         }
431         else if ((strcmp(argv[n], "-FROZEN") == 0) && (n+1 < argc))
432         {
433            frozen_cycles = atoi(argv[n+1]);
434         }
435         else
436         {
437            std::cout << "   Arguments are (key,value) couples." << std::endl;
438            std::cout << "   The order is not important." << std::endl;
439            std::cout << "   Accepted arguments are :" << std::endl << std::endl;
440            std::cout << "     - NCYCLES number_of_simulated_cycles" << std::endl;
441            std::cout << "     - DEBUG debug_start_cycle" << std::endl;
442            std::cout << "     - THREADS simulator's threads number" << std::endl;
443            std::cout << "     - FROZEN max_number_of_lines" << std::endl;
444            std::cout << "     - MEMCID index_memc_to_be_traced" << std::endl;
445            std::cout << "     - PROCID index_proc_to_be_traced" << std::endl;
446            std::cout << "     - IOB    non_zero_value" << std::endl;
447            exit(0);
448         }
449      }
450   }
451
452   // checking hardware parameters
453   assert( (XMAX <= 16) and
454   "Error in tsar_generic_iob : XMAX parameter cannot be larger than 16" );
455
456   assert( (YMAX <= 16) and
457   "Error in tsar_generic_iob : YMAX parameter cannot be larger than 16" );
458
459   assert( (NB_PROCS_MAX <= 8) and
460   "Error in tsar_generic_iob : NB_PROCS_MAX parameter cannot be larger than 8" );
461
462   assert( (XCU_NB_HWI > NB_PROCS_MAX) and
463   "Error in tsar_generic_iob : XCU_NB_HWI must be larger than NB_PROCS_MAX" );
464
465   assert( (XCU_NB_PTI >= NB_PROCS_MAX) and
466   "Error in tsar_generic_iob : XCU_NB_PTI cannot be smaller than NB_PROCS_MAX" );
467
468   assert( (XCU_NB_WTI >= 4*NB_PROCS_MAX) and
469   "Error in tsar_generic_iob : XCU_NB_WTI cannot be smaller than 4*NB_PROCS_MAX" );
470
471   assert( (XCU_NB_OUT >= 4*NB_PROCS_MAX) and
472   "Error in tsar_generic_iob : XCU_NB_OUT cannot be smaller than 4*NB_PROCS_MAX" );
473   
474   assert( (NB_TTY_CHANNELS >= 1) and (NB_TTY_CHANNELS <= 16) and
475   "Error in tsar_generic_iob : NB_TTY_CHANNELS parameter cannot be larger than 16" );
476
477   assert( (NB_NIC_CHANNELS <= 2) and
478   "Error in tsar_generic_iob :  NB_NIC_CHANNELS parameter cannot be larger than 2" );
479
480   assert( (NB_CMA_CHANNELS <= 4) and
481   "Error in tsar_generic_iob :  NB_CMA_CHANNELS parameter cannot be larger than 4" );
482
483   assert( (X_WIDTH == 4) and (Y_WIDTH == 4) and
484   "Error in tsar_generic_iob : You must have X_WIDTH == Y_WIDTH == 4");
485
486   assert(  ((USE_MWR_CPY + USE_MWR_GCD + USE_MWR_DCT) == 1) and
487   "Error in tsar_generic_iob : No MWR coprocessor found in hard_config.h");
488
489   assert(  ((USE_IOC_HBA + USE_IOC_BDV + USE_IOC_SDC) == 1) and
490   "Error in tsar_generic_iob : NoIOC controller found in hard_config.h");
491
492   std::cout << std::endl << std::dec
493             << " - XMAX            = " << XMAX << std::endl
494             << " - YMAX            = " << YMAX << std::endl
495             << " - NB_PROCS_MAX    = " << NB_PROCS_MAX << std::endl
496             << " - NB_TTY_CHANNELS = " << NB_TTY_CHANNELS <<  std::endl
497             << " - NB_NIC_CHANNELS = " << NB_NIC_CHANNELS <<  std::endl
498             << " - NB_CMA_CHANNELS = " << NB_CMA_CHANNELS <<  std::endl
499             << " - MEMC_WAYS       = " << MEMC_WAYS << std::endl
500             << " - MEMC_SETS       = " << MEMC_SETS << std::endl
501             << " - RAM_LATENCY     = " << XRAM_LATENCY << std::endl
502             << " - MAX_FROZEN      = " << frozen_cycles << std::endl
503             << " - NCYCLES         = " << ncycles << std::endl
504             << " - SOFT_FILENAME   = " << soft_name << std::endl
505             << " - DISK_IMAGENAME  = " << disk_name << std::endl
506             << " - OPENMP THREADS  = " << threads << std::endl
507             << " - DEBUG_PROCID    = " << debug_proc_id << std::endl
508             << " - DEBUG_MEMCID    = " << debug_memc_id << std::endl
509             << " - DEBUG_XRAMID    = " << debug_xram_id << std::endl
510             << " - DEBUG_XRAMID    = " << debug_xram_id << std::endl;
511
512   std::cout << std::endl;
513
514#if USE_OPENMP
515   omp_set_dynamic(false);
516   omp_set_num_threads(threads);
517   std::cerr << "Built with openmp version " << _OPENMP << std::endl;
518#endif
519
520   // Define VciParams objects
521   typedef soclib::caba::VciParams<vci_cell_width_int,
522                                   vci_plen_width,
523                                   vci_address_width,
524                                   vci_rerror_width,
525                                   vci_clen_width,
526                                   vci_rflag_width,
527                                   vci_srcid_width,
528                                   vci_pktid_width,
529                                   vci_trdid_width,
530                                   vci_wrplen_width> vci_param_int;
531
532   typedef soclib::caba::VciParams<vci_cell_width_ext,
533                                   vci_plen_width,
534                                   vci_address_width,
535                                   vci_rerror_width,
536                                   vci_clen_width,
537                                   vci_rflag_width,
538                                   vci_srcid_width,
539                                   vci_pktid_width,
540                                   vci_trdid_width,
541                                   vci_wrplen_width> vci_param_ext;
542
543   /////////////////////////////////////////////////////////////////////
544   // INT network mapping table
545   // - two levels address decoding for commands
546   // - two levels srcid decoding for responses
547   // - NB_PROCS_MAX + 2 (MWMR, IOBX) local initiators per cluster
548   // - 4 local targets (MEMC, XICU, MWMR, IOBX) per cluster
549   /////////////////////////////////////////////////////////////////////
550   MappingTable maptab_int( vci_address_width,
551                            IntTab(x_width + y_width, 16 - x_width - y_width),
552                            IntTab(x_width + y_width, vci_srcid_width - x_width - y_width),
553                            0x00FF000000);
554
555   for (size_t x = 0; x < XMAX; x++)
556   {
557      for (size_t y = 0; y < YMAX; y++)
558      {
559         uint64_t offset = ((uint64_t)cluster(x,y))
560                              << (vci_address_width-x_width-y_width);
561         bool config    = true;
562         bool cacheable = true;
563
564         // the four following segments are defined in all clusters
565
566         std::ostringstream    smemc_conf;
567         smemc_conf << "int_seg_memc_conf_" << x << "_" << y;
568         maptab_int.add(Segment(smemc_conf.str(), SEG_MMC_BASE+offset, SEG_MMC_SIZE,
569                     IntTab(cluster(x,y), INT_MEMC_TGT_ID), not cacheable, config ));
570
571         std::ostringstream    smemc_xram;
572         smemc_xram << "int_seg_memc_xram_" << x << "_" << y;
573         maptab_int.add(Segment(smemc_xram.str(), SEG_RAM_BASE+offset, SEG_RAM_SIZE,
574                     IntTab(cluster(x,y), INT_MEMC_TGT_ID), cacheable));
575
576         std::ostringstream    sxicu;
577         sxicu << "int_seg_xicu_" << x << "_" << y;
578         maptab_int.add(Segment(sxicu.str(), SEG_XCU_BASE+offset, SEG_XCU_SIZE,
579                     IntTab(cluster(x,y), INT_XICU_TGT_ID), not cacheable));
580
581         std::ostringstream    smwmr;
582         smwmr << "int_seg_mwmr_" << x << "_" << y;
583         maptab_int.add(Segment(smwmr.str(), SEG_MWR_BASE+offset, SEG_MWR_SIZE,
584                     IntTab(cluster(x,y), INT_MWMR_TGT_ID), not cacheable));
585
586         // the following segments are only defined in cluster_iob0 or in cluster_iob1
587
588         if ( (cluster(x,y) == cluster_iob0) or (cluster(x,y) == cluster_iob1) )
589         {
590            std::ostringstream    siobx;
591            siobx << "int_seg_iobx_" << x << "_" << y;
592            maptab_int.add(Segment(siobx.str(), SEG_IOB_BASE+offset, SEG_IOB_SIZE,
593                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable, config ));
594
595            std::ostringstream    stty;
596            stty << "int_seg_mtty_" << x << "_" << y;
597            maptab_int.add(Segment(stty.str(), SEG_TTY_BASE+offset, SEG_TTY_SIZE,
598                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
599
600            std::ostringstream    sfbf;
601            sfbf << "int_seg_fbuf_" << x << "_" << y;
602            maptab_int.add(Segment(sfbf.str(), SEG_FBF_BASE+offset, SEG_FBF_SIZE,
603                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
604
605            std::ostringstream    sdsk;
606            sdsk << "int_seg_disk_" << x << "_" << y;
607            maptab_int.add(Segment(sdsk.str(), SEG_IOC_BASE+offset, SEG_IOC_SIZE,
608                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
609
610            std::ostringstream    snic;
611            snic << "int_seg_mnic_" << x << "_" << y;
612            maptab_int.add(Segment(snic.str(), SEG_NIC_BASE+offset, SEG_NIC_SIZE,
613                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
614
615            std::ostringstream    srom;
616            srom << "int_seg_brom_" << x << "_" << y;
617            maptab_int.add(Segment(srom.str(), SEG_ROM_BASE+offset, SEG_ROM_SIZE,
618                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), cacheable ));
619
620            std::ostringstream    sdma;
621            sdma << "int_seg_cdma_" << x << "_" << y;
622            maptab_int.add(Segment(sdma.str(), SEG_CMA_BASE+offset, SEG_CMA_SIZE,
623                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
624
625            std::ostringstream    spic;
626            spic << "int_seg_iopi_" << x << "_" << y;
627            maptab_int.add(Segment(spic.str(), SEG_PIC_BASE+offset, SEG_PIC_SIZE,
628                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
629         }
630
631         // This define the mapping between the SRCIDs
632         // and the port index on the local interconnect.
633
634         maptab_int.srcid_map( IntTab( cluster(x,y), MWMR_LOCAL_SRCID ),
635                               IntTab( cluster(x,y), INT_MWMR_INI_ID ) );
636
637         maptab_int.srcid_map( IntTab( cluster(x,y), IOBX_LOCAL_SRCID ),
638                               IntTab( cluster(x,y), INT_IOBX_INI_ID ) );
639
640         maptab_int.srcid_map( IntTab( cluster(x,y), IOPI_LOCAL_SRCID ),
641                               IntTab( cluster(x,y), INT_IOBX_INI_ID ) );
642
643         for ( size_t p = 0 ; p < NB_PROCS_MAX; p++ )
644         maptab_int.srcid_map( IntTab( cluster(x,y), PROC_LOCAL_SRCID+p ),
645                               IntTab( cluster(x,y), INT_PROC_INI_ID+p ) );
646      }
647   }
648   std::cout << "INT network " << maptab_int << std::endl;
649
650    /////////////////////////////////////////////////////////////////////////
651    // RAM network mapping table
652    // - two levels address decoding for commands
653    // - two levels srcid decoding for responses
654    // - 2 local initiators (MEMC, IOBX) per cluster
655    //   (IOBX component only in cluster_iob0 and cluster_iob1)
656    // - 1 local target (XRAM) per cluster
657    ////////////////////////////////////////////////////////////////////////
658    MappingTable maptab_ram( vci_address_width,
659                             IntTab(x_width+y_width, 0),
660                             IntTab(x_width+y_width, vci_srcid_width - x_width - y_width),
661                             0x00FF000000);
662
663    for (size_t x = 0; x < XMAX; x++)
664    {
665        for (size_t y = 0; y < YMAX ; y++)
666        {
667            uint64_t offset = ((uint64_t)cluster(x,y))
668                                << (vci_address_width-x_width-y_width);
669
670            std::ostringstream sxram;
671            sxram << "ext_seg_xram_" << x << "_" << y;
672            maptab_ram.add(Segment(sxram.str(), SEG_RAM_BASE+offset,
673                           SEG_RAM_SIZE, IntTab(cluster(x,y), RAM_XRAM_TGT_ID), false));
674        }
675    }
676
677    // This define the mapping between the initiators SRCID
678    // and the port index on the RAM local interconnect.
679    // External initiator have two alias SRCID (iob0 / iob1)
680
681    maptab_ram.srcid_map( IntTab( cluster_iob0, CDMA_LOCAL_SRCID ),
682                          IntTab( cluster_iob0, RAM_IOBX_INI_ID ) );
683
684    maptab_ram.srcid_map( IntTab( cluster_iob1, CDMA_LOCAL_SRCID ),
685                          IntTab( cluster_iob1, RAM_IOBX_INI_ID ) );
686
687    maptab_ram.srcid_map( IntTab( cluster_iob0, DISK_LOCAL_SRCID ),
688                          IntTab( cluster_iob0, RAM_IOBX_INI_ID ) );
689
690    maptab_ram.srcid_map( IntTab( cluster_iob1, DISK_LOCAL_SRCID ),
691                          IntTab( cluster_iob1, RAM_IOBX_INI_ID ) );
692
693    maptab_ram.srcid_map( IntTab( cluster_iob0, IOPI_LOCAL_SRCID ),
694                          IntTab( cluster_iob0, RAM_IOBX_INI_ID ) );
695
696    maptab_ram.srcid_map( IntTab( cluster_iob1, IOPI_LOCAL_SRCID ),
697                          IntTab( cluster_iob1, RAM_IOBX_INI_ID ) );
698
699    maptab_ram.srcid_map( IntTab( cluster_iob0, MEMC_LOCAL_SRCID ),
700                          IntTab( cluster_iob0, RAM_MEMC_INI_ID ) );
701
702    maptab_ram.srcid_map( IntTab( cluster_iob1, MEMC_LOCAL_SRCID ),
703                          IntTab( cluster_iob1, RAM_MEMC_INI_ID ) );
704
705    std::cout << "RAM network " << maptab_ram << std::endl;
706
707    ///////////////////////////////////////////////////////////////////////
708    // IOX network mapping table
709    // - two levels address decoding for commands (9, 7) bits
710    // - two levels srcid decoding for responses
711    // - 5 initiators (IOB0, IOB1, DISK, CDMA, IOPI)
712    // - 9 targets (IOB0, IOB1, DISK, CDMA, MTTY, FBUF, BROM, MNIC, IOPI)
713    //
714    // Address bit 32 is used to determine if a command must be routed to
715    // IOB0 or IOB1.
716    ///////////////////////////////////////////////////////////////////////
717    MappingTable maptab_iox(
718          vci_address_width,
719          IntTab(x_width + y_width - 1, 16 - x_width - y_width + 1),
720          IntTab(x_width + y_width    , vci_param_ext::S - x_width - y_width),
721          0x00FF000000);
722
723    // External peripherals segments
724    // When there is more than one cluster, external peripherals can be accessed
725    // through two segments, depending on the used IOB (IOB0 or IOB1).
726
727    const uint64_t iob0_base = ((uint64_t)cluster_iob0)
728       << (vci_address_width - x_width - y_width);
729
730    maptab_iox.add(Segment("iox_seg_mtty_0", SEG_TTY_BASE + iob0_base, SEG_TTY_SIZE,
731                   IntTab(0, IOX_MTTY_TGT_ID), false));
732    maptab_iox.add(Segment("iox_seg_fbuf_0", SEG_FBF_BASE + iob0_base, SEG_FBF_SIZE,
733                   IntTab(0, IOX_FBUF_TGT_ID), false));
734    maptab_iox.add(Segment("iox_seg_disk_0", SEG_IOC_BASE + iob0_base, SEG_IOC_SIZE,
735                   IntTab(0, IOX_DISK_TGT_ID), false));
736    maptab_iox.add(Segment("iox_seg_mnic_0", SEG_NIC_BASE + iob0_base, SEG_NIC_SIZE,
737                   IntTab(0, IOX_MNIC_TGT_ID), false));
738    maptab_iox.add(Segment("iox_seg_cdma_0", SEG_CMA_BASE + iob0_base, SEG_CMA_SIZE,
739                   IntTab(0, IOX_CDMA_TGT_ID), false));
740    maptab_iox.add(Segment("iox_seg_brom_0", SEG_ROM_BASE + iob0_base, SEG_ROM_SIZE,
741                   IntTab(0, IOX_BROM_TGT_ID), false));
742    maptab_iox.add(Segment("iox_seg_iopi_0", SEG_PIC_BASE + iob0_base, SEG_PIC_SIZE,
743                   IntTab(0, IOX_IOPI_TGT_ID), false));
744
745    if ( cluster_iob0 != cluster_iob1 )
746    {
747       const uint64_t iob1_base = ((uint64_t)cluster_iob1)
748          << (vci_address_width - x_width - y_width);
749
750        maptab_iox.add(Segment("iox_seg_mtty_1", SEG_TTY_BASE + iob1_base, SEG_TTY_SIZE,
751                   IntTab(0, IOX_MTTY_TGT_ID), false));
752        maptab_iox.add(Segment("iox_seg_fbuf_1", SEG_FBF_BASE + iob1_base, SEG_FBF_SIZE,
753                   IntTab(0, IOX_FBUF_TGT_ID), false));
754        maptab_iox.add(Segment("iox_seg_disk_1", SEG_IOC_BASE + iob1_base, SEG_IOC_SIZE,
755                   IntTab(0, IOX_DISK_TGT_ID), false));
756        maptab_iox.add(Segment("iox_seg_mnic_1", SEG_NIC_BASE + iob1_base, SEG_NIC_SIZE,
757                   IntTab(0, IOX_MNIC_TGT_ID), false));
758        maptab_iox.add(Segment("iox_seg_cdma_1", SEG_CMA_BASE + iob1_base, SEG_CMA_SIZE,
759                   IntTab(0, IOX_CDMA_TGT_ID), false));
760        maptab_iox.add(Segment("iox_seg_brom_1", SEG_ROM_BASE + iob1_base, SEG_ROM_SIZE,
761                   IntTab(0, IOX_BROM_TGT_ID), false));
762        maptab_iox.add(Segment("iox_seg_iopi_1", SEG_PIC_BASE + iob1_base, SEG_PIC_SIZE,
763                   IntTab(0, IOX_IOPI_TGT_ID), false));
764    }
765
766    // If there is more than one cluster, external peripherals
767    // can access RAM through two segments (IOB0 / IOB1).
768    // As IOMMU is not activated, addresses are 40 bits (physical addresses),
769    // and the choice depends on address bit A[32].
770    for (size_t x = 0; x < XMAX; x++)
771    {
772        for (size_t y = 0; y < YMAX ; y++)
773        {
774            const bool wti       = true;
775            const bool cacheable = true;
776
777            const uint64_t offset = ((uint64_t)cluster(x,y))
778                << (vci_address_width-x_width-y_width);
779
780            const uint64_t xicu_base = SEG_XCU_BASE + offset;
781
782            if ( (y & 0x1) == 0 ) // use IOB0
783            {
784                std::ostringstream sxcu0;
785                sxcu0 << "iox_seg_xcu0_" << x << "_" << y;
786                maptab_iox.add(Segment(sxcu0.str(), xicu_base, SEG_XCU_SIZE,
787                            IntTab(0, IOX_IOB0_TGT_ID), not cacheable, wti));
788
789                std::ostringstream siob0;
790                siob0 << "iox_seg_ram0_" << x << "_" << y;
791                maptab_iox.add(Segment(siob0.str(), offset, SEG_XCU_BASE,
792                            IntTab(0, IOX_IOB0_TGT_ID), not cacheable, not wti));
793            }
794            else                  // USE IOB1
795            {
796                std::ostringstream sxcu1;
797                sxcu1 << "iox_seg_xcu1_" << x << "_" << y;
798                maptab_iox.add(Segment(sxcu1.str(), xicu_base, SEG_XCU_SIZE,
799                            IntTab(0, IOX_IOB1_TGT_ID), not cacheable, wti));
800
801                std::ostringstream siob1;
802                siob1 << "iox_seg_ram1_" << x << "_" << y;
803                maptab_iox.add(Segment(siob1.str(), offset, SEG_XCU_BASE,
804                            IntTab(0, IOX_IOB1_TGT_ID), not cacheable, not wti));
805            }
806        }
807    }
808
809    // This define the mapping between the external initiators (SRCID)
810    // and the port index on the IOX local interconnect.
811
812    maptab_iox.srcid_map( IntTab( 0, CDMA_LOCAL_SRCID ) ,
813                          IntTab( 0, IOX_CDMA_INI_ID  ) );
814    maptab_iox.srcid_map( IntTab( 0, DISK_LOCAL_SRCID ) ,
815                          IntTab( 0, IOX_DISK_INI_ID  ) );
816    maptab_iox.srcid_map( IntTab( 0, IOPI_LOCAL_SRCID ) ,
817                          IntTab( 0, IOX_IOPI_INI_ID  ) );
818    maptab_iox.srcid_map( IntTab( 0, IOX_IOB0_INI_ID  ) ,
819                          IntTab( 0, IOX_IOB0_INI_ID  ) );
820
821    if ( cluster_iob0 != cluster_iob1 )
822    {
823        maptab_iox.srcid_map( IntTab( 0, IOX_IOB1_INI_ID ) ,
824                              IntTab( 0, IOX_IOB1_INI_ID ) );
825    }
826
827    std::cout << "IOX network " << maptab_iox << std::endl;
828
829    ////////////////////
830    // Signals
831    ///////////////////
832
833    sc_clock                          signal_clk("clk");
834    sc_signal<bool>                   signal_resetn("resetn");
835
836    sc_signal<bool>                   signal_irq_false;
837    sc_signal<bool>                   signal_irq_disk;
838    sc_signal<bool>                   signal_irq_mtty_rx[NB_TTY_CHANNELS];
839    sc_signal<bool>                   signal_irq_mnic_rx[NB_NIC_CHANNELS];
840    sc_signal<bool>                   signal_irq_mnic_tx[NB_NIC_CHANNELS];
841    sc_signal<bool>                   signal_irq_cdma[NB_CMA_CHANNELS];
842
843    // VCI signals for IOX network
844    VciSignals<vci_param_ext>         signal_vci_ini_iob0("signal_vci_ini_iob0");
845    VciSignals<vci_param_ext>         signal_vci_ini_iob1("signal_vci_ini_iob1");
846    VciSignals<vci_param_ext>         signal_vci_ini_disk("signal_vci_ini_disk");
847    VciSignals<vci_param_ext>         signal_vci_ini_cdma("signal_vci_ini_cdma");
848    VciSignals<vci_param_ext>         signal_vci_ini_iopi("signal_vci_ini_iopi");
849
850    VciSignals<vci_param_ext>         signal_vci_tgt_iob0("signal_vci_tgt_iob0");
851    VciSignals<vci_param_ext>         signal_vci_tgt_iob1("signal_vci_tgt_iob1");
852    VciSignals<vci_param_ext>         signal_vci_tgt_mtty("signal_vci_tgt_mtty");
853    VciSignals<vci_param_ext>         signal_vci_tgt_fbuf("signal_vci_tgt_fbuf");
854    VciSignals<vci_param_ext>         signal_vci_tgt_mnic("signal_vci_tgt_mnic");
855    VciSignals<vci_param_ext>         signal_vci_tgt_brom("signal_vci_tgt_brom");
856    VciSignals<vci_param_ext>         signal_vci_tgt_disk("signal_vci_tgt_disk");
857    VciSignals<vci_param_ext>         signal_vci_tgt_cdma("signal_vci_tgt_cdma");
858    VciSignals<vci_param_ext>         signal_vci_tgt_iopi("signal_vci_tgt_iopi");
859
860   // Horizontal inter-clusters INT_CMD DSPIN
861   DspinSignals<dspin_int_cmd_width>** signal_dspin_int_cmd_h_inc =
862      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_h_inc", XMAX-1, YMAX);
863   DspinSignals<dspin_int_cmd_width>** signal_dspin_int_cmd_h_dec =
864      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_h_dec", XMAX-1, YMAX);
865
866   // Horizontal inter-clusters INT_RSP DSPIN
867   DspinSignals<dspin_int_rsp_width>** signal_dspin_int_rsp_h_inc =
868      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_h_inc", XMAX-1, YMAX);
869   DspinSignals<dspin_int_rsp_width>** signal_dspin_int_rsp_h_dec =
870      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_h_dec", XMAX-1, YMAX);
871
872   // Horizontal inter-clusters INT_M2P DSPIN
873   DspinSignals<dspin_int_cmd_width>** signal_dspin_int_m2p_h_inc =
874      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_m2p_h_inc", XMAX-1, YMAX);
875   DspinSignals<dspin_int_cmd_width>** signal_dspin_int_m2p_h_dec =
876      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_m2p_h_dec", XMAX-1, YMAX);
877
878   // Horizontal inter-clusters INT_P2M DSPIN
879   DspinSignals<dspin_int_rsp_width>** signal_dspin_int_p2m_h_inc =
880      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_p2m_h_inc", XMAX-1, YMAX);
881   DspinSignals<dspin_int_rsp_width>** signal_dspin_int_p2m_h_dec =
882      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_p2m_h_dec", XMAX-1, YMAX);
883
884   // Horizontal inter-clusters INT_CLA DSPIN
885   DspinSignals<dspin_int_cmd_width>** signal_dspin_int_cla_h_inc =
886      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cla_h_inc", XMAX-1, YMAX);
887   DspinSignals<dspin_int_cmd_width>** signal_dspin_int_cla_h_dec =
888      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cla_h_dec", XMAX-1, YMAX);
889
890
891   // Vertical inter-clusters INT_CMD DSPIN
892   DspinSignals<dspin_int_cmd_width>** signal_dspin_int_cmd_v_inc =
893      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_v_inc", XMAX, YMAX-1);
894   DspinSignals<dspin_int_cmd_width>** signal_dspin_int_cmd_v_dec =
895      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_v_dec", XMAX, YMAX-1);
896
897   // Vertical inter-clusters INT_RSP DSPIN
898   DspinSignals<dspin_int_rsp_width>** signal_dspin_int_rsp_v_inc =
899      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_v_inc", XMAX, YMAX-1);
900   DspinSignals<dspin_int_rsp_width>** signal_dspin_int_rsp_v_dec =
901      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_v_dec", XMAX, YMAX-1);
902
903   // Vertical inter-clusters INT_M2P DSPIN
904   DspinSignals<dspin_int_cmd_width>** signal_dspin_int_m2p_v_inc =
905      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_m2p_v_inc", XMAX, YMAX-1);
906   DspinSignals<dspin_int_cmd_width>** signal_dspin_int_m2p_v_dec =
907      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_m2p_v_dec", XMAX, YMAX-1);
908
909   // Vertical inter-clusters INT_P2M DSPIN
910   DspinSignals<dspin_int_rsp_width>** signal_dspin_int_p2m_v_inc =
911      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_p2m_v_inc", XMAX, YMAX-1);
912   DspinSignals<dspin_int_rsp_width>** signal_dspin_int_p2m_v_dec =
913      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_p2m_v_dec", XMAX, YMAX-1);
914
915   // Vertical inter-clusters INT_CLA DSPIN
916   DspinSignals<dspin_int_cmd_width>** signal_dspin_int_cla_v_inc =
917      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cla_v_inc", XMAX, YMAX-1);
918   DspinSignals<dspin_int_cmd_width>** signal_dspin_int_cla_v_dec =
919      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cla_v_dec", XMAX, YMAX-1);
920
921
922   // Mesh boundaries INT_CMD DSPIN
923   DspinSignals<dspin_int_cmd_width>*** signal_dspin_false_int_cmd_in =
924      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_false_int_cmd_in", XMAX, YMAX, 4);
925   DspinSignals<dspin_int_cmd_width>*** signal_dspin_false_int_cmd_out =
926      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_false_int_cmd_out", XMAX, YMAX, 4);
927
928   // Mesh boundaries INT_RSP DSPIN
929   DspinSignals<dspin_int_rsp_width>*** signal_dspin_false_int_rsp_in =
930      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_false_int_rsp_in", XMAX, YMAX, 4);
931   DspinSignals<dspin_int_rsp_width>*** signal_dspin_false_int_rsp_out =
932      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_false_int_rsp_out", XMAX, YMAX, 4);
933
934   // Mesh boundaries INT_M2P DSPIN
935   DspinSignals<dspin_int_cmd_width>*** signal_dspin_false_int_m2p_in =
936      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_false_int_m2p_in", XMAX, YMAX, 4);
937   DspinSignals<dspin_int_cmd_width>*** signal_dspin_false_int_m2p_out =
938      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_false_int_m2P_out", XMAX, YMAX, 4);
939
940   // Mesh boundaries INT_P2M DSPIN
941   DspinSignals<dspin_int_rsp_width>*** signal_dspin_false_int_p2m_in =
942      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_false_int_p2m_in", XMAX, YMAX, 4);
943   DspinSignals<dspin_int_rsp_width>*** signal_dspin_false_int_p2m_out =
944      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_false_int_p2m_out", XMAX, YMAX, 4);
945
946   // Mesh boundaries INT_CLA DSPIN
947   DspinSignals<dspin_int_cmd_width>*** signal_dspin_false_int_cla_in =
948      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_false_int_cla_in", XMAX, YMAX, 4);
949   DspinSignals<dspin_int_cmd_width>*** signal_dspin_false_int_cla_out =
950      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_false_int_cla_out", XMAX, YMAX, 4);
951
952
953   // Horizontal inter-clusters RAM_CMD DSPIN
954   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_h_inc =
955      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_h_inc", XMAX-1, YMAX);
956   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_h_dec =
957      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_h_dec", XMAX-1, YMAX);
958
959   // Horizontal inter-clusters RAM_RSP DSPIN
960   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_h_inc =
961      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_h_inc", XMAX-1, YMAX);
962   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_h_dec =
963      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_h_dec", XMAX-1, YMAX);
964
965   // Vertical inter-clusters RAM_CMD DSPIN
966   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_v_inc =
967      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_v_inc", XMAX, YMAX-1);
968   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_v_dec =
969      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_v_dec", XMAX, YMAX-1);
970
971   // Vertical inter-clusters RAM_RSP DSPIN
972   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_v_inc =
973      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_v_inc", XMAX, YMAX-1);
974   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_v_dec =
975      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_v_dec", XMAX, YMAX-1);
976
977   // Mesh boundaries RAM_CMD DSPIN
978   DspinSignals<dspin_ram_cmd_width>*** signal_dspin_false_ram_cmd_in =
979      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_false_ram_cmd_in", XMAX, YMAX, 4);
980   DspinSignals<dspin_ram_cmd_width>*** signal_dspin_false_ram_cmd_out =
981      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_false_ram_cmd_out", XMAX, YMAX, 4);
982
983   // Mesh boundaries RAM_RSP DSPIN
984   DspinSignals<dspin_ram_rsp_width>*** signal_dspin_false_ram_rsp_in =
985      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_false_ram_rsp_in", XMAX, YMAX, 4);
986   DspinSignals<dspin_ram_rsp_width>*** signal_dspin_false_ram_rsp_out =
987      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_false_ram_rsp_out", XMAX, YMAX, 4);
988
989   // SD card signals
990   sc_signal<bool>   signal_sdc_clk;
991   sc_signal<bool>   signal_sdc_cmd_enable_to_card;
992   sc_signal<bool>   signal_sdc_cmd_value_to_card;
993   sc_signal<bool>   signal_sdc_dat_enable_to_card;
994   sc_signal<bool>   signal_sdc_dat_value_to_card[4];
995   sc_signal<bool>   signal_sdc_cmd_enable_from_card;
996   sc_signal<bool>   signal_sdc_cmd_value_from_card;
997   sc_signal<bool>   signal_sdc_dat_enable_from_card;
998   sc_signal<bool>   signal_sdc_dat_value_from_card[4];
999
1000    ////////////////////////////
1001    //      Loader
1002    ////////////////////////////
1003
1004#if USE_ALMOS
1005    soclib::common::Loader loader(almos_bootloader_pathname,
1006                                 almos_archinfo_pathname,
1007                                 almos_kernel_pathname);
1008#else
1009    soclib::common::Loader loader(soft_name);
1010#endif
1011
1012    typedef soclib::common::GdbServer<soclib::common::Mips32ElIss> proc_iss;
1013    proc_iss::set_loader(loader);
1014
1015    ////////////////////////////////////////
1016    //  Instanciated Hardware Components
1017    ////////////////////////////////////////
1018
1019    std::cout << std::endl << "External Bus and Peripherals" << std::endl << std::endl;
1020
1021    const size_t nb_iox_initiators = (cluster_iob0 != cluster_iob1) ? 5 : 4;
1022    const size_t nb_iox_targets = (cluster_iob0 != cluster_iob1) ? 9 : 8;
1023
1024    // IOX network
1025    VciIoxNetwork<vci_param_ext>* iox_network;
1026    iox_network = new VciIoxNetwork<vci_param_ext>( "iox_network",
1027                                                    maptab_iox,
1028                                                    nb_iox_targets,
1029                                                    nb_iox_initiators );
1030    // boot ROM
1031    VciSimpleRom<vci_param_ext>*  brom;
1032    brom = new VciSimpleRom<vci_param_ext>( "brom",
1033                                            IntTab(0, IOX_BROM_TGT_ID),
1034                                            maptab_iox,
1035                                            loader );
1036    // Network Controller
1037    VciMultiNic<vci_param_ext>*  mnic;
1038    mnic = new VciMultiNic<vci_param_ext>( "mnic",
1039                                           IntTab(0, IOX_MNIC_TGT_ID),
1040                                           maptab_iox,
1041                                           NB_NIC_CHANNELS,
1042                                           0,                // mac_4 address
1043                                           0,                // mac_2 address
1044                                           1 );              // NIC_MODE_SYNTHESIS
1045
1046    // Frame Buffer
1047    VciFrameBuffer<vci_param_ext>*  fbuf;
1048    fbuf = new VciFrameBuffer<vci_param_ext>( "fbuf",
1049                                              IntTab(0, IOX_FBUF_TGT_ID),
1050                                              maptab_iox,
1051                                              FBUF_X_SIZE, FBUF_Y_SIZE );
1052
1053    // Disk
1054    std::vector<std::string> filenames;
1055    filenames.push_back(disk_name);            // one single disk
1056
1057#if ( USE_IOC_HBA )
1058
1059    VciMultiAhci<vci_param_ext>*  disk;
1060    disk = new VciMultiAhci<vci_param_ext>( "disk",
1061                                            maptab_iox,
1062                                            IntTab(0, DISK_LOCAL_SRCID),
1063                                            IntTab(0, IOX_DISK_TGT_ID),
1064                                            filenames,
1065                                            512,        // block size
1066                                            64,         // burst size (bytes)
1067                                            0 );        // disk latency
1068#elif ( USE_IOC_BDV )
1069
1070    VciBlockDeviceTsar<vci_param_ext>*  disk;
1071    disk = new VciBlockDeviceTsar<vci_param_ext>( "disk",
1072                                                  maptab_iox,
1073                                                  IntTab(0, DISK_LOCAL_SRCID),
1074                                                  IntTab(0, IOX_DISK_TGT_ID),
1075                                                  disk_name,
1076                                                  512,        // block size
1077                                                  64,         // burst size (bytes)
1078                                                  0 );        // disk latency
1079#elif ( USE_IOC_SDC )
1080
1081    VciAhciSdc<vci_param_ext>*  disk;
1082    disk = new VciAhciSdc<vci_param_ext>( "disk",
1083                                          maptab_iox,
1084                                          IntTab(0, DISK_LOCAL_SRCID),
1085                                          IntTab(0, IOX_DISK_TGT_ID),
1086                                          64 );       // burst size (bytes)
1087    SdCard* card;
1088    card = new SdCard( "card",
1089                       disk_name,
1090                       10,         // RX one block latency
1091                       10 );       // TX one block latency
1092#endif
1093
1094    // Chained Buffer DMA controller
1095    VciChbufDma<vci_param_ext>*  cdma;
1096    cdma = new VciChbufDma<vci_param_ext>( "cdma",
1097                                           maptab_iox,
1098                                           IntTab(0, CDMA_LOCAL_SRCID),
1099                                           IntTab(0, IOX_CDMA_TGT_ID),
1100                                           64,          // burst size (bytes)
1101                                           NB_CMA_CHANNELS );
1102    // Multi-TTY controller
1103    std::vector<std::string> vect_names;
1104    for( size_t tid = 0 ; tid < NB_TTY_CHANNELS ; tid++ )
1105    {
1106        std::ostringstream term_name;
1107          term_name <<  "term" << tid;
1108 
1109         vect_names.push_back(term_name.str().c_str());
1110      }
1111      VciMultiTty<vci_param_ext>*  mtty;
1112      mtty = new VciMultiTty<vci_param_ext>( "mtty",
1113                                             IntTab(0, IOX_MTTY_TGT_ID),
1114                                             maptab_iox,
1115                                             vect_names);
1116
1117    // IOPIC
1118    VciIopic<vci_param_ext>* iopi;
1119    iopi = new VciIopic<vci_param_ext>( "iopi",
1120                                        maptab_iox,
1121                                        IntTab(0, IOPI_LOCAL_SRCID),
1122                                        IntTab(0, IOX_IOPI_TGT_ID),
1123                                        32 );        // number of input HWI
1124    // Clusters
1125    TsarIobCluster<vci_param_int,
1126                   vci_param_ext,
1127                   dspin_int_cmd_width,
1128                   dspin_int_rsp_width,
1129                   dspin_ram_cmd_width,
1130                   dspin_ram_rsp_width>* clusters[XMAX][YMAX];
1131
1132    unsigned int coproc_type;
1133    if ( USE_MWR_CPY ) coproc_type = MWR_COPROC_CPY;
1134    if ( USE_MWR_DCT ) coproc_type = MWR_COPROC_DCT;
1135    if ( USE_MWR_GCD ) coproc_type = MWR_COPROC_GCD;
1136
1137#if USE_OPENMP
1138#pragma omp parallel
1139    {
1140#pragma omp for
1141#endif
1142        for(size_t i = 0; i  < (XMAX * YMAX); i++)
1143        {
1144            size_t x = i / YMAX;
1145            size_t y = i % YMAX;
1146
1147#if USE_OPENMP
1148#pragma omp critical
1149            {
1150#endif
1151            std::cout << std::endl;
1152            std::cout << "Cluster_" << std::dec << x << "_" << y << std::endl;
1153            std::cout << std::endl;
1154
1155            const bool is_iob0 = (cluster(x,y) == cluster_iob0);
1156            const bool is_iob1 = (cluster(x,y) == cluster_iob1);
1157            const bool is_io_cluster = is_iob0 || is_iob1;
1158
1159            const int iox_iob_ini_id = is_iob0 ?
1160                IOX_IOB0_INI_ID :
1161                IOX_IOB1_INI_ID ;
1162            const int iox_iob_tgt_id = is_iob0 ?
1163                IOX_IOB0_TGT_ID :
1164                IOX_IOB1_TGT_ID ;
1165
1166
1167            std::ostringstream sc;
1168            sc << "cluster_" << x << "_" << y;
1169            clusters[x][y] = new TsarIobCluster<vci_param_int,
1170                                                vci_param_ext,
1171                                                dspin_int_cmd_width,
1172                                                dspin_int_rsp_width,
1173                                                dspin_ram_cmd_width,
1174                                                dspin_ram_rsp_width>
1175            (
1176                sc.str().c_str(),
1177                NB_PROCS_MAX,
1178                x,
1179                y,
1180                XMAX,
1181                YMAX,
1182
1183                maptab_int,
1184                maptab_ram,
1185                maptab_iox,
1186
1187                x_width,
1188                y_width,
1189                vci_srcid_width - x_width - y_width,            // l_id width,
1190                p_width,
1191
1192                INT_MEMC_TGT_ID,
1193                INT_XICU_TGT_ID,
1194                INT_MWMR_TGT_ID,
1195                INT_IOBX_TGT_ID,
1196
1197                INT_PROC_INI_ID,
1198                INT_MWMR_INI_ID,
1199                INT_IOBX_INI_ID,
1200
1201                RAM_XRAM_TGT_ID,
1202
1203                RAM_MEMC_INI_ID,
1204                RAM_IOBX_INI_ID,
1205
1206                is_io_cluster,
1207                iox_iob_tgt_id,
1208                iox_iob_ini_id,
1209
1210                MEMC_WAYS,
1211                MEMC_SETS,
1212                L1_IWAYS,
1213                L1_ISETS,
1214                L1_DWAYS,
1215                L1_DSETS,
1216                XRAM_LATENCY,
1217                XCU_NB_HWI,
1218                XCU_NB_PTI,
1219                XCU_NB_WTI,
1220                XCU_NB_OUT,
1221
1222                coproc_type,
1223
1224                loader,
1225
1226                frozen_cycles,
1227                debug_from,
1228                debug_ok and (cluster(x,y) == debug_memc_id),
1229                debug_ok and (cluster(x,y) == debug_proc_id),
1230                debug_ok and debug_iob
1231            );
1232
1233#if USE_OPENMP
1234            } // end critical
1235#endif
1236        } // end for
1237#if USE_OPENMP
1238    }
1239#endif
1240
1241    std::cout << std::endl;
1242
1243    ///////////////////////////////////////////////////////////////////////////////
1244    //     Net-list
1245    ///////////////////////////////////////////////////////////////////////////////
1246
1247    // IOX network connexion
1248    iox_network->p_clk                                   (signal_clk);
1249    iox_network->p_resetn                                (signal_resetn);
1250    iox_network->p_to_ini[IOX_IOB0_INI_ID]               (signal_vci_ini_iob0);
1251    iox_network->p_to_ini[IOX_DISK_INI_ID]               (signal_vci_ini_disk);
1252    iox_network->p_to_ini[IOX_CDMA_INI_ID]               (signal_vci_ini_cdma);
1253    iox_network->p_to_ini[IOX_IOPI_INI_ID]               (signal_vci_ini_iopi);
1254
1255    iox_network->p_to_tgt[IOX_IOB0_TGT_ID]               (signal_vci_tgt_iob0);
1256    iox_network->p_to_tgt[IOX_MTTY_TGT_ID]               (signal_vci_tgt_mtty);
1257    iox_network->p_to_tgt[IOX_FBUF_TGT_ID]               (signal_vci_tgt_fbuf);
1258    iox_network->p_to_tgt[IOX_MNIC_TGT_ID]               (signal_vci_tgt_mnic);
1259    iox_network->p_to_tgt[IOX_BROM_TGT_ID]               (signal_vci_tgt_brom);
1260    iox_network->p_to_tgt[IOX_DISK_TGT_ID]               (signal_vci_tgt_disk);
1261    iox_network->p_to_tgt[IOX_CDMA_TGT_ID]               (signal_vci_tgt_cdma);
1262    iox_network->p_to_tgt[IOX_IOPI_TGT_ID]               (signal_vci_tgt_iopi);
1263
1264    if (cluster_iob0 != cluster_iob1)
1265    {
1266        iox_network->p_to_ini[IOX_IOB1_INI_ID]           (signal_vci_ini_iob1);
1267        iox_network->p_to_tgt[IOX_IOB1_TGT_ID]           (signal_vci_tgt_iob1);
1268    }
1269
1270    // DISK connexion
1271
1272#if ( USE_IOC_HBA )
1273
1274    disk->p_clk                                          (signal_clk);
1275    disk->p_resetn                                       (signal_resetn);
1276    disk->p_vci_target                                   (signal_vci_tgt_disk);
1277    disk->p_vci_initiator                                (signal_vci_ini_disk);
1278    disk->p_channel_irq[0]                               (signal_irq_disk);
1279
1280#elif ( USE_IOC_BDV )
1281
1282    disk->p_clk                                          (signal_clk);
1283    disk->p_resetn                                       (signal_resetn);
1284    disk->p_vci_target                                   (signal_vci_tgt_disk);
1285    disk->p_vci_initiator                                (signal_vci_ini_disk);
1286    disk->p_irq                                          (signal_irq_disk);
1287
1288#elif ( USE_IOC_SDC )
1289
1290    disk->p_clk                                          (signal_clk);
1291    disk->p_resetn                                       (signal_resetn);
1292    disk->p_vci_target                                   (signal_vci_tgt_disk);
1293    disk->p_vci_initiator                                (signal_vci_ini_disk);
1294    disk->p_irq                                          (signal_irq_disk);
1295
1296    disk->p_sdc_clk                                      (signal_sdc_clk);
1297    disk->p_sdc_cmd_enable_out                           (signal_sdc_cmd_enable_to_card);
1298    disk->p_sdc_cmd_value_out                            (signal_sdc_cmd_value_to_card);
1299    disk->p_sdc_cmd_enable_in                            (signal_sdc_cmd_enable_from_card);
1300    disk->p_sdc_cmd_value_in                             (signal_sdc_cmd_value_from_card);
1301    disk->p_sdc_dat_enable_out                           (signal_sdc_dat_enable_to_card);
1302    disk->p_sdc_dat_value_out[0]                         (signal_sdc_dat_value_to_card[0]);
1303    disk->p_sdc_dat_value_out[1]                         (signal_sdc_dat_value_to_card[1]);
1304    disk->p_sdc_dat_value_out[2]                         (signal_sdc_dat_value_to_card[2]);
1305    disk->p_sdc_dat_value_out[3]                         (signal_sdc_dat_value_to_card[3]);
1306    disk->p_sdc_dat_enable_in                            (signal_sdc_dat_enable_from_card);
1307    disk->p_sdc_dat_value_in[0]                          (signal_sdc_dat_value_from_card[0]);
1308    disk->p_sdc_dat_value_in[1]                          (signal_sdc_dat_value_from_card[1]);
1309    disk->p_sdc_dat_value_in[2]                          (signal_sdc_dat_value_from_card[2]);
1310    disk->p_sdc_dat_value_in[3]                          (signal_sdc_dat_value_from_card[3]);
1311   
1312    card->p_clk                                          (signal_clk);
1313    card->p_resetn                                       (signal_resetn);
1314
1315    card->p_sdc_clk                                      (signal_sdc_clk);
1316    card->p_sdc_cmd_enable_out                           (signal_sdc_cmd_enable_from_card);
1317    card->p_sdc_cmd_value_out                            (signal_sdc_cmd_value_from_card);
1318    card->p_sdc_cmd_enable_in                            (signal_sdc_cmd_enable_to_card);
1319    card->p_sdc_cmd_value_in                             (signal_sdc_cmd_value_to_card);
1320    card->p_sdc_dat_enable_out                           (signal_sdc_dat_enable_from_card);
1321    card->p_sdc_dat_value_out[0]                         (signal_sdc_dat_value_from_card[0]);
1322    card->p_sdc_dat_value_out[1]                         (signal_sdc_dat_value_from_card[1]);
1323    card->p_sdc_dat_value_out[2]                         (signal_sdc_dat_value_from_card[2]);
1324    card->p_sdc_dat_value_out[3]                         (signal_sdc_dat_value_from_card[3]);
1325    card->p_sdc_dat_enable_in                            (signal_sdc_dat_enable_to_card);
1326    card->p_sdc_dat_value_in[0]                          (signal_sdc_dat_value_to_card[0]);
1327    card->p_sdc_dat_value_in[1]                          (signal_sdc_dat_value_to_card[1]);
1328    card->p_sdc_dat_value_in[2]                          (signal_sdc_dat_value_to_card[2]);
1329    card->p_sdc_dat_value_in[3]                          (signal_sdc_dat_value_to_card[3]);
1330   
1331#endif
1332
1333    std::cout << "  - DISK connected" << std::endl;
1334
1335    // FBUF connexion
1336    fbuf->p_clk                                          (signal_clk);
1337    fbuf->p_resetn                                       (signal_resetn);
1338    fbuf->p_vci                                          (signal_vci_tgt_fbuf);
1339
1340    std::cout << "  - FBUF connected" << std::endl;
1341
1342    // MNIC connexion
1343    mnic->p_clk                                          (signal_clk);
1344    mnic->p_resetn                                       (signal_resetn);
1345    mnic->p_vci                                          (signal_vci_tgt_mnic);
1346    for ( size_t i=0 ; i<NB_NIC_CHANNELS ; i++ )
1347    {
1348         mnic->p_rx_irq[i]                               (signal_irq_mnic_rx[i]);
1349         mnic->p_tx_irq[i]                               (signal_irq_mnic_tx[i]);
1350    }
1351
1352    std::cout << "  - MNIC connected" << std::endl;
1353
1354    // BROM connexion
1355    brom->p_clk                                          (signal_clk);
1356    brom->p_resetn                                       (signal_resetn);
1357    brom->p_vci                                          (signal_vci_tgt_brom);
1358
1359    std::cout << "  - BROM connected" << std::endl;
1360
1361    // MTTY connexion
1362    mtty->p_clk                                          (signal_clk);
1363    mtty->p_resetn                                       (signal_resetn);
1364    mtty->p_vci                                          (signal_vci_tgt_mtty);
1365    for ( size_t i=0 ; i<NB_TTY_CHANNELS ; i++ )
1366    {
1367        mtty->p_irq[i]                                   (signal_irq_mtty_rx[i]);
1368    }
1369    std::cout << "  - MTTY connected" << std::endl;
1370
1371    // CDMA connexion
1372    cdma->p_clk                                          (signal_clk);
1373    cdma->p_resetn                                       (signal_resetn);
1374    cdma->p_vci_target                                   (signal_vci_tgt_cdma);
1375    cdma->p_vci_initiator                                (signal_vci_ini_cdma);
1376    for ( size_t i=0 ; i<(NB_CMA_CHANNELS) ; i++)
1377    {
1378        cdma->p_irq[i]                                   (signal_irq_cdma[i]);
1379    }
1380
1381    std::cout << "  - CDMA connected" << std::endl;
1382
1383    // IOPI connexion
1384    iopi->p_clk                                          (signal_clk);
1385    iopi->p_resetn                                       (signal_resetn);
1386    iopi->p_vci_target                                   (signal_vci_tgt_iopi);
1387    iopi->p_vci_initiator                                (signal_vci_ini_iopi);
1388    for ( size_t i=0 ; i<32 ; i++)
1389    {
1390       if     (i < NB_NIC_CHANNELS)    iopi->p_hwi[i] (signal_irq_mnic_rx[i]);
1391       else if(i < 2 )                 iopi->p_hwi[i] (signal_irq_false);
1392       else if(i < 2+NB_NIC_CHANNELS)  iopi->p_hwi[i] (signal_irq_mnic_tx[i-2]);
1393       else if(i < 4 )                 iopi->p_hwi[i] (signal_irq_false);
1394       else if(i < 4+NB_CMA_CHANNELS)  iopi->p_hwi[i] (signal_irq_cdma[i-4]);
1395       else if(i < 8)                  iopi->p_hwi[i] (signal_irq_false);
1396       else if(i < 9)                  iopi->p_hwi[i] (signal_irq_disk);
1397       else if(i < 16)                 iopi->p_hwi[i] (signal_irq_false);
1398       else if(i < 16+NB_TTY_CHANNELS) iopi->p_hwi[i] (signal_irq_mtty_rx[i-16]);
1399       else                            iopi->p_hwi[i] (signal_irq_false);
1400    }
1401
1402    std::cout << "  - IOPIC connected" << std::endl;
1403
1404
1405    // IOB0 cluster connexion to IOX network
1406    (*clusters[0][0]->p_vci_iob_iox_ini) (signal_vci_ini_iob0);
1407    (*clusters[0][0]->p_vci_iob_iox_tgt) (signal_vci_tgt_iob0);
1408
1409    // IOB1 cluster connexion to IOX network
1410    // (only when there is more than 1 cluster)
1411    if ( cluster_iob0 != cluster_iob1 )
1412    {
1413        (*clusters[XMAX-1][YMAX-1]->p_vci_iob_iox_ini) (signal_vci_ini_iob1);
1414        (*clusters[XMAX-1][YMAX-1]->p_vci_iob_iox_tgt) (signal_vci_tgt_iob1);
1415    }
1416
1417    // All clusters Clock & RESET connexions
1418    for ( size_t x = 0; x < (XMAX); x++ )
1419    {
1420        for (size_t y = 0; y < YMAX; y++)
1421        {
1422            clusters[x][y]->p_clk     (signal_clk);
1423            clusters[x][y]->p_resetn  (signal_resetn);
1424        }
1425    }
1426
1427   // Inter Clusters horizontal connections
1428   if (XMAX > 1)
1429   {
1430      for (size_t x = 0; x < (XMAX-1); x++)
1431      {
1432         for (size_t y = 0; y < YMAX; y++)
1433         {
1434            clusters[x][y]->p_dspin_int_cmd_out[EAST]      (signal_dspin_int_cmd_h_inc[x][y]);
1435            clusters[x+1][y]->p_dspin_int_cmd_in[WEST]     (signal_dspin_int_cmd_h_inc[x][y]);
1436            clusters[x][y]->p_dspin_int_cmd_in[EAST]       (signal_dspin_int_cmd_h_dec[x][y]);
1437            clusters[x+1][y]->p_dspin_int_cmd_out[WEST]    (signal_dspin_int_cmd_h_dec[x][y]);
1438
1439            clusters[x][y]->p_dspin_int_rsp_out[EAST]      (signal_dspin_int_rsp_h_inc[x][y]);
1440            clusters[x+1][y]->p_dspin_int_rsp_in[WEST]     (signal_dspin_int_rsp_h_inc[x][y]);
1441            clusters[x][y]->p_dspin_int_rsp_in[EAST]       (signal_dspin_int_rsp_h_dec[x][y]);
1442            clusters[x+1][y]->p_dspin_int_rsp_out[WEST]    (signal_dspin_int_rsp_h_dec[x][y]);
1443
1444            clusters[x][y]->p_dspin_int_m2p_out[EAST]      (signal_dspin_int_m2p_h_inc[x][y]);
1445            clusters[x+1][y]->p_dspin_int_m2p_in[WEST]     (signal_dspin_int_m2p_h_inc[x][y]);
1446            clusters[x][y]->p_dspin_int_m2p_in[EAST]       (signal_dspin_int_m2p_h_dec[x][y]);
1447            clusters[x+1][y]->p_dspin_int_m2p_out[WEST]    (signal_dspin_int_m2p_h_dec[x][y]);
1448
1449            clusters[x][y]->p_dspin_int_p2m_out[EAST]      (signal_dspin_int_p2m_h_inc[x][y]);
1450            clusters[x+1][y]->p_dspin_int_p2m_in[WEST]     (signal_dspin_int_p2m_h_inc[x][y]);
1451            clusters[x][y]->p_dspin_int_p2m_in[EAST]       (signal_dspin_int_p2m_h_dec[x][y]);
1452            clusters[x+1][y]->p_dspin_int_p2m_out[WEST]    (signal_dspin_int_p2m_h_dec[x][y]);
1453
1454            clusters[x][y]->p_dspin_int_cla_out[EAST]      (signal_dspin_int_cla_h_inc[x][y]);
1455            clusters[x+1][y]->p_dspin_int_cla_in[WEST]     (signal_dspin_int_cla_h_inc[x][y]);
1456            clusters[x][y]->p_dspin_int_cla_in[EAST]       (signal_dspin_int_cla_h_dec[x][y]);
1457            clusters[x+1][y]->p_dspin_int_cla_out[WEST]    (signal_dspin_int_cla_h_dec[x][y]);
1458
1459            clusters[x][y]->p_dspin_ram_cmd_out[EAST]      (signal_dspin_ram_cmd_h_inc[x][y]);
1460            clusters[x+1][y]->p_dspin_ram_cmd_in[WEST]     (signal_dspin_ram_cmd_h_inc[x][y]);
1461            clusters[x][y]->p_dspin_ram_cmd_in[EAST]       (signal_dspin_ram_cmd_h_dec[x][y]);
1462            clusters[x+1][y]->p_dspin_ram_cmd_out[WEST]    (signal_dspin_ram_cmd_h_dec[x][y]);
1463
1464            clusters[x][y]->p_dspin_ram_rsp_out[EAST]      (signal_dspin_ram_rsp_h_inc[x][y]);
1465            clusters[x+1][y]->p_dspin_ram_rsp_in[WEST]     (signal_dspin_ram_rsp_h_inc[x][y]);
1466            clusters[x][y]->p_dspin_ram_rsp_in[EAST]       (signal_dspin_ram_rsp_h_dec[x][y]);
1467            clusters[x+1][y]->p_dspin_ram_rsp_out[WEST]    (signal_dspin_ram_rsp_h_dec[x][y]);
1468         }
1469      }
1470   }
1471
1472   std::cout << std::endl << "Horizontal connections established" << std::endl;
1473
1474   // Inter Clusters vertical connections
1475   if (YMAX > 1)
1476   {
1477      for (size_t y = 0; y < (YMAX-1); y++)
1478      {
1479         for (size_t x = 0; x < XMAX; x++)
1480         {
1481            clusters[x][y]->p_dspin_int_cmd_out[NORTH]     (signal_dspin_int_cmd_v_inc[x][y]);
1482            clusters[x][y+1]->p_dspin_int_cmd_in[SOUTH]    (signal_dspin_int_cmd_v_inc[x][y]);
1483            clusters[x][y]->p_dspin_int_cmd_in[NORTH]      (signal_dspin_int_cmd_v_dec[x][y]);
1484            clusters[x][y+1]->p_dspin_int_cmd_out[SOUTH]   (signal_dspin_int_cmd_v_dec[x][y]);
1485
1486            clusters[x][y]->p_dspin_int_rsp_out[NORTH]     (signal_dspin_int_rsp_v_inc[x][y]);
1487            clusters[x][y+1]->p_dspin_int_rsp_in[SOUTH]    (signal_dspin_int_rsp_v_inc[x][y]);
1488            clusters[x][y]->p_dspin_int_rsp_in[NORTH]      (signal_dspin_int_rsp_v_dec[x][y]);
1489            clusters[x][y+1]->p_dspin_int_rsp_out[SOUTH]   (signal_dspin_int_rsp_v_dec[x][y]);
1490
1491            clusters[x][y]->p_dspin_int_m2p_out[NORTH]     (signal_dspin_int_m2p_v_inc[x][y]);
1492            clusters[x][y+1]->p_dspin_int_m2p_in[SOUTH]    (signal_dspin_int_m2p_v_inc[x][y]);
1493            clusters[x][y]->p_dspin_int_m2p_in[NORTH]      (signal_dspin_int_m2p_v_dec[x][y]);
1494            clusters[x][y+1]->p_dspin_int_m2p_out[SOUTH]   (signal_dspin_int_m2p_v_dec[x][y]);
1495
1496            clusters[x][y]->p_dspin_int_p2m_out[NORTH]     (signal_dspin_int_p2m_v_inc[x][y]);
1497            clusters[x][y+1]->p_dspin_int_p2m_in[SOUTH]    (signal_dspin_int_p2m_v_inc[x][y]);
1498            clusters[x][y]->p_dspin_int_p2m_in[NORTH]      (signal_dspin_int_p2m_v_dec[x][y]);
1499            clusters[x][y+1]->p_dspin_int_p2m_out[SOUTH]   (signal_dspin_int_p2m_v_dec[x][y]);
1500
1501            clusters[x][y]->p_dspin_int_cla_out[NORTH]     (signal_dspin_int_cla_v_inc[x][y]);
1502            clusters[x][y+1]->p_dspin_int_cla_in[SOUTH]    (signal_dspin_int_cla_v_inc[x][y]);
1503            clusters[x][y]->p_dspin_int_cla_in[NORTH]      (signal_dspin_int_cla_v_dec[x][y]);
1504            clusters[x][y+1]->p_dspin_int_cla_out[SOUTH]   (signal_dspin_int_cla_v_dec[x][y]);
1505
1506            clusters[x][y]->p_dspin_ram_cmd_out[NORTH]     (signal_dspin_ram_cmd_v_inc[x][y]);
1507            clusters[x][y+1]->p_dspin_ram_cmd_in[SOUTH]    (signal_dspin_ram_cmd_v_inc[x][y]);
1508            clusters[x][y]->p_dspin_ram_cmd_in[NORTH]      (signal_dspin_ram_cmd_v_dec[x][y]);
1509            clusters[x][y+1]->p_dspin_ram_cmd_out[SOUTH]   (signal_dspin_ram_cmd_v_dec[x][y]);
1510
1511            clusters[x][y]->p_dspin_ram_rsp_out[NORTH]     (signal_dspin_ram_rsp_v_inc[x][y]);
1512            clusters[x][y+1]->p_dspin_ram_rsp_in[SOUTH]    (signal_dspin_ram_rsp_v_inc[x][y]);
1513            clusters[x][y]->p_dspin_ram_rsp_in[NORTH]      (signal_dspin_ram_rsp_v_dec[x][y]);
1514            clusters[x][y+1]->p_dspin_ram_rsp_out[SOUTH]   (signal_dspin_ram_rsp_v_dec[x][y]);
1515         }
1516      }
1517   }
1518
1519   std::cout << "Vertical connections established" << std::endl;
1520
1521   // East & West boundary cluster connections
1522   for (size_t y = 0; y < YMAX; y++)
1523   {
1524      clusters[0][y]->p_dspin_int_cmd_in[WEST]         (signal_dspin_false_int_cmd_in[0][y][WEST]);
1525      clusters[0][y]->p_dspin_int_cmd_out[WEST]        (signal_dspin_false_int_cmd_out[0][y][WEST]);
1526      clusters[XMAX-1][y]->p_dspin_int_cmd_in[EAST]    (signal_dspin_false_int_cmd_in[XMAX-1][y][EAST]);
1527      clusters[XMAX-1][y]->p_dspin_int_cmd_out[EAST]   (signal_dspin_false_int_cmd_out[XMAX-1][y][EAST]);
1528
1529      clusters[0][y]->p_dspin_int_rsp_in[WEST]         (signal_dspin_false_int_rsp_in[0][y][WEST]);
1530      clusters[0][y]->p_dspin_int_rsp_out[WEST]        (signal_dspin_false_int_rsp_out[0][y][WEST]);
1531      clusters[XMAX-1][y]->p_dspin_int_rsp_in[EAST]    (signal_dspin_false_int_rsp_in[XMAX-1][y][EAST]);
1532      clusters[XMAX-1][y]->p_dspin_int_rsp_out[EAST]   (signal_dspin_false_int_rsp_out[XMAX-1][y][EAST]);
1533
1534      clusters[0][y]->p_dspin_int_m2p_in[WEST]         (signal_dspin_false_int_m2p_in[0][y][WEST]);
1535      clusters[0][y]->p_dspin_int_m2p_out[WEST]        (signal_dspin_false_int_m2p_out[0][y][WEST]);
1536      clusters[XMAX-1][y]->p_dspin_int_m2p_in[EAST]    (signal_dspin_false_int_m2p_in[XMAX-1][y][EAST]);
1537      clusters[XMAX-1][y]->p_dspin_int_m2p_out[EAST]   (signal_dspin_false_int_m2p_out[XMAX-1][y][EAST]);
1538
1539      clusters[0][y]->p_dspin_int_p2m_in[WEST]         (signal_dspin_false_int_p2m_in[0][y][WEST]);
1540      clusters[0][y]->p_dspin_int_p2m_out[WEST]        (signal_dspin_false_int_p2m_out[0][y][WEST]);
1541      clusters[XMAX-1][y]->p_dspin_int_p2m_in[EAST]    (signal_dspin_false_int_p2m_in[XMAX-1][y][EAST]);
1542      clusters[XMAX-1][y]->p_dspin_int_p2m_out[EAST]   (signal_dspin_false_int_p2m_out[XMAX-1][y][EAST]);
1543
1544      clusters[0][y]->p_dspin_int_cla_in[WEST]         (signal_dspin_false_int_cla_in[0][y][WEST]);
1545      clusters[0][y]->p_dspin_int_cla_out[WEST]        (signal_dspin_false_int_cla_out[0][y][WEST]);
1546      clusters[XMAX-1][y]->p_dspin_int_cla_in[EAST]    (signal_dspin_false_int_cla_in[XMAX-1][y][EAST]);
1547      clusters[XMAX-1][y]->p_dspin_int_cla_out[EAST]   (signal_dspin_false_int_cla_out[XMAX-1][y][EAST]);
1548
1549      clusters[0][y]->p_dspin_ram_cmd_in[WEST]         (signal_dspin_false_ram_cmd_in[0][y][WEST]);
1550      clusters[0][y]->p_dspin_ram_cmd_out[WEST]        (signal_dspin_false_ram_cmd_out[0][y][WEST]);
1551      clusters[XMAX-1][y]->p_dspin_ram_cmd_in[EAST]    (signal_dspin_false_ram_cmd_in[XMAX-1][y][EAST]);
1552      clusters[XMAX-1][y]->p_dspin_ram_cmd_out[EAST]   (signal_dspin_false_ram_cmd_out[XMAX-1][y][EAST]);
1553
1554      clusters[0][y]->p_dspin_ram_rsp_in[WEST]         (signal_dspin_false_ram_rsp_in[0][y][WEST]);
1555      clusters[0][y]->p_dspin_ram_rsp_out[WEST]        (signal_dspin_false_ram_rsp_out[0][y][WEST]);
1556      clusters[XMAX-1][y]->p_dspin_ram_rsp_in[EAST]    (signal_dspin_false_ram_rsp_in[XMAX-1][y][EAST]);
1557      clusters[XMAX-1][y]->p_dspin_ram_rsp_out[EAST]   (signal_dspin_false_ram_rsp_out[XMAX-1][y][EAST]);
1558   }
1559
1560   std::cout << "East & West boundaries established" << std::endl;
1561
1562   // North & South boundary clusters connections
1563   for (size_t x = 0; x < XMAX; x++)
1564   {
1565      clusters[x][0]->p_dspin_int_cmd_in[SOUTH]        (signal_dspin_false_int_cmd_in[x][0][SOUTH]);
1566      clusters[x][0]->p_dspin_int_cmd_out[SOUTH]       (signal_dspin_false_int_cmd_out[x][0][SOUTH]);
1567      clusters[x][YMAX-1]->p_dspin_int_cmd_in[NORTH]   (signal_dspin_false_int_cmd_in[x][YMAX-1][NORTH]);
1568      clusters[x][YMAX-1]->p_dspin_int_cmd_out[NORTH]  (signal_dspin_false_int_cmd_out[x][YMAX-1][NORTH]);
1569
1570      clusters[x][0]->p_dspin_int_rsp_in[SOUTH]        (signal_dspin_false_int_rsp_in[x][0][SOUTH]);
1571      clusters[x][0]->p_dspin_int_rsp_out[SOUTH]       (signal_dspin_false_int_rsp_out[x][0][SOUTH]);
1572      clusters[x][YMAX-1]->p_dspin_int_rsp_in[NORTH]   (signal_dspin_false_int_rsp_in[x][YMAX-1][NORTH]);
1573      clusters[x][YMAX-1]->p_dspin_int_rsp_out[NORTH]  (signal_dspin_false_int_rsp_out[x][YMAX-1][NORTH]);
1574
1575      clusters[x][0]->p_dspin_int_m2p_in[SOUTH]        (signal_dspin_false_int_m2p_in[x][0][SOUTH]);
1576      clusters[x][0]->p_dspin_int_m2p_out[SOUTH]       (signal_dspin_false_int_m2p_out[x][0][SOUTH]);
1577      clusters[x][YMAX-1]->p_dspin_int_m2p_in[NORTH]   (signal_dspin_false_int_m2p_in[x][YMAX-1][NORTH]);
1578      clusters[x][YMAX-1]->p_dspin_int_m2p_out[NORTH]  (signal_dspin_false_int_m2p_out[x][YMAX-1][NORTH]);
1579
1580      clusters[x][0]->p_dspin_int_p2m_in[SOUTH]        (signal_dspin_false_int_p2m_in[x][0][SOUTH]);
1581      clusters[x][0]->p_dspin_int_p2m_out[SOUTH]       (signal_dspin_false_int_p2m_out[x][0][SOUTH]);
1582      clusters[x][YMAX-1]->p_dspin_int_p2m_in[NORTH]   (signal_dspin_false_int_p2m_in[x][YMAX-1][NORTH]);
1583      clusters[x][YMAX-1]->p_dspin_int_p2m_out[NORTH]  (signal_dspin_false_int_p2m_out[x][YMAX-1][NORTH]);
1584
1585      clusters[x][0]->p_dspin_int_cla_in[SOUTH]        (signal_dspin_false_int_cla_in[x][0][SOUTH]);
1586      clusters[x][0]->p_dspin_int_cla_out[SOUTH]       (signal_dspin_false_int_cla_out[x][0][SOUTH]);
1587      clusters[x][YMAX-1]->p_dspin_int_cla_in[NORTH]   (signal_dspin_false_int_cla_in[x][YMAX-1][NORTH]);
1588      clusters[x][YMAX-1]->p_dspin_int_cla_out[NORTH]  (signal_dspin_false_int_cla_out[x][YMAX-1][NORTH]);
1589
1590      clusters[x][0]->p_dspin_ram_cmd_in[SOUTH]        (signal_dspin_false_ram_cmd_in[x][0][SOUTH]);
1591      clusters[x][0]->p_dspin_ram_cmd_out[SOUTH]       (signal_dspin_false_ram_cmd_out[x][0][SOUTH]);
1592      clusters[x][YMAX-1]->p_dspin_ram_cmd_in[NORTH]   (signal_dspin_false_ram_cmd_in[x][YMAX-1][NORTH]);
1593      clusters[x][YMAX-1]->p_dspin_ram_cmd_out[NORTH]  (signal_dspin_false_ram_cmd_out[x][YMAX-1][NORTH]);
1594
1595      clusters[x][0]->p_dspin_ram_rsp_in[SOUTH]        (signal_dspin_false_ram_rsp_in[x][0][SOUTH]);
1596      clusters[x][0]->p_dspin_ram_rsp_out[SOUTH]       (signal_dspin_false_ram_rsp_out[x][0][SOUTH]);
1597      clusters[x][YMAX-1]->p_dspin_ram_rsp_in[NORTH]   (signal_dspin_false_ram_rsp_in[x][YMAX-1][NORTH]);
1598      clusters[x][YMAX-1]->p_dspin_ram_rsp_out[NORTH]  (signal_dspin_false_ram_rsp_out[x][YMAX-1][NORTH]);
1599   }
1600
1601   std::cout << "North & South boundaries established" << std::endl << std::endl;
1602
1603   ////////////////////////////////////////////////////////
1604   //   Simulation
1605   ///////////////////////////////////////////////////////
1606
1607   sc_start(sc_core::sc_time(0, SC_NS));
1608
1609   signal_resetn = false;
1610   signal_irq_false = false;
1611
1612   // network boundaries signals
1613   for (size_t x = 0; x < XMAX ; x++)
1614   {
1615      for (size_t y = 0; y < YMAX ; y++)
1616      {
1617         for (size_t a = 0; a < 4; a++)
1618         {
1619            signal_dspin_false_int_cmd_in[x][y][a].write = false;
1620            signal_dspin_false_int_cmd_in[x][y][a].read = true;
1621            signal_dspin_false_int_cmd_out[x][y][a].write = false;
1622            signal_dspin_false_int_cmd_out[x][y][a].read = true;
1623
1624            signal_dspin_false_int_rsp_in[x][y][a].write = false;
1625            signal_dspin_false_int_rsp_in[x][y][a].read = true;
1626            signal_dspin_false_int_rsp_out[x][y][a].write = false;
1627            signal_dspin_false_int_rsp_out[x][y][a].read = true;
1628
1629            signal_dspin_false_int_m2p_in[x][y][a].write = false;
1630            signal_dspin_false_int_m2p_in[x][y][a].read = true;
1631            signal_dspin_false_int_m2p_out[x][y][a].write = false;
1632            signal_dspin_false_int_m2p_out[x][y][a].read = true;
1633
1634            signal_dspin_false_int_p2m_in[x][y][a].write = false;
1635            signal_dspin_false_int_p2m_in[x][y][a].read = true;
1636            signal_dspin_false_int_p2m_out[x][y][a].write = false;
1637            signal_dspin_false_int_p2m_out[x][y][a].read = true;
1638
1639            signal_dspin_false_int_cla_in[x][y][a].write = false;
1640            signal_dspin_false_int_cla_in[x][y][a].read = true;
1641            signal_dspin_false_int_cla_out[x][y][a].write = false;
1642            signal_dspin_false_int_cla_out[x][y][a].read = true;
1643
1644            signal_dspin_false_ram_cmd_in[x][y][a].write = false;
1645            signal_dspin_false_ram_cmd_in[x][y][a].read = true;
1646            signal_dspin_false_ram_cmd_out[x][y][a].write = false;
1647            signal_dspin_false_ram_cmd_out[x][y][a].read = true;
1648
1649            signal_dspin_false_ram_rsp_in[x][y][a].write = false;
1650            signal_dspin_false_ram_rsp_in[x][y][a].read = true;
1651            signal_dspin_false_ram_rsp_out[x][y][a].write = false;
1652            signal_dspin_false_ram_rsp_out[x][y][a].read = true;
1653         }
1654      }
1655   }
1656
1657    sc_start(sc_core::sc_time(1, SC_NS));
1658    signal_resetn = true;
1659
1660
1661    // simulation loop
1662    struct timeval t1,t2;
1663    gettimeofday(&t1, NULL);
1664
1665
1666    for ( size_t n = 0; n < ncycles ; n += simul_period )
1667    {
1668        // stats display
1669        if( (n % 1000000) == 0)
1670        {
1671            gettimeofday(&t2, NULL);
1672
1673            uint64_t ms1 = (uint64_t) t1.tv_sec  * 1000ULL +
1674                           (uint64_t) t1.tv_usec / 1000;
1675            uint64_t ms2 = (uint64_t) t2.tv_sec  * 1000ULL +
1676                           (uint64_t) t2.tv_usec / 1000;
1677            std::cerr << "### cycle = " << std::dec << n
1678                      << " / frequency = "
1679                      << (double) 1000000 / (double) (ms2 - ms1) << "Khz"
1680                      << std::endl;
1681
1682            gettimeofday(&t1, NULL);
1683        }
1684
1685        // Monitor a specific address for one L1 cache
1686        // clusters[0][0]->proc[0]->cache_monitor(0x800080ULL);
1687
1688        // Monitor a specific address for one L2 cache (single word if second argument true)
1689        // clusters[0][0]->memc->cache_monitor( 0x00FF8000ULL, false );
1690
1691        // Monitor a specific address for one XRAM
1692        // clusters[0][0]->xram->start_monitor( 0x600800ULL , 64);
1693
1694        if ( debug_ok and (n > debug_from) )
1695        {
1696            std::cout << "****************** cycle " << std::dec << n ;
1697            std::cout << " ************************************************" << std::endl;
1698
1699            // trace proc[debug_proc_id]
1700            if ( debug_proc_id != 0xFFFFFFFF )
1701            {
1702                size_t l          = debug_proc_id & ((1<<P_WIDTH)-1) ;
1703                size_t cluster_xy = debug_proc_id >> P_WIDTH ;
1704                size_t x          = cluster_xy >> 4;
1705                size_t y          = cluster_xy & 0xF;
1706
1707                clusters[x][y]->proc[l]->print_trace(0x1);
1708                std::ostringstream proc_signame;
1709                proc_signame << "[SIG]PROC_" << x << "_" << y << "_" << l ;
1710                clusters[x][y]->signal_int_vci_ini_proc[l].print_trace(proc_signame.str());
1711
1712                clusters[x][y]->xicu->print_trace(1);
1713                std::ostringstream xicu_signame;
1714                xicu_signame << "[SIG]XICU_" << x << "_" << y;
1715                clusters[x][y]->signal_int_vci_tgt_xicu.print_trace(xicu_signame.str());
1716
1717                // coprocessor in cluster(x,y)
1718//              clusters[x][y]->mwmr->print_trace();
1719//              std::ostringstream mwmr_tgt_signame;
1720//              mwmr_tgt_signame << "[SIG]MWMR_TGT_" << x << "_" << y;
1721//              clusters[x][y]->signal_int_vci_tgt_mwmr.print_trace(mwmr_tgt_signame.str());
1722//              std::ostringstream mwmr_ini_signame;
1723//              mwmr_ini_signame << "[SIG]MWMR_INI_" << x << "_" << y;
1724//              clusters[x][y]->signal_int_vci_ini_mwmr.print_trace(mwmr_ini_signame.str());
1725//              if ( USE_MWR_CPY ) clusters[x][y]->cpy->print_trace();
1726//              if ( USE_MWR_DCT ) clusters[x][y]->dct->print_trace();
1727//              if ( USE_MWR_GCD ) clusters[x][y]->gcd->print_trace();
1728
1729                // local interrupts in cluster(x,y)
1730                if( clusters[x][y]->signal_irq_memc.read() )
1731                std::cout << "### IRQ_MMC_" << std::dec << x << "_" << y
1732                          << " ACTIVE" << std::endl;
1733
1734                if( clusters[x][y]->signal_irq_mwmr.read() )
1735                std::cout << "### IRQ_MWR_" << std::dec << x << "_" << y
1736                          << " ACTIVE" << std::endl;
1737
1738                for ( size_t c = 0 ; c < NB_PROCS_MAX ; c++ )
1739                {
1740                    if( clusters[x][y]->signal_proc_it[c].read() )
1741                    std::cout << "### IRQ_PROC_" << std::dec << x << "_" << y << "_" << c
1742                              << " ACTIVE" << std::endl;
1743                }
1744            }
1745
1746            // trace memc[debug_memc_id]
1747            if ( debug_memc_id != 0xFFFFFFFF )
1748            {
1749                size_t x = debug_memc_id >> 4;
1750                size_t y = debug_memc_id & 0xF;
1751
1752                clusters[x][y]->memc->print_trace(0);
1753                std::ostringstream smemc_tgt;
1754                smemc_tgt << "[SIG]MEMC_TGT_" << x << "_" << y;
1755                clusters[x][y]->signal_int_vci_tgt_memc.print_trace(smemc_tgt.str());
1756                std::ostringstream smemc_ini;
1757                smemc_ini << "[SIG]MEMC_INI_" << x << "_" << y;
1758                clusters[x][y]->signal_ram_vci_ini_memc.print_trace(smemc_ini.str());
1759
1760                clusters[x][y]->xram->print_trace();
1761                std::ostringstream sxram_tgt;
1762                sxram_tgt << "[SIG]XRAM_TGT_" << x << "_" << y;
1763                clusters[x][y]->signal_ram_vci_tgt_xram.print_trace(sxram_tgt.str());
1764            }
1765
1766
1767            // trace XRAM and XRAM network routers in cluster[debug_xram_id]
1768            if ( debug_xram_id != 0xFFFFFFFF )
1769            {
1770                size_t x = debug_xram_id >> 4;
1771                size_t y = debug_xram_id & 0xF;
1772
1773                clusters[x][y]->xram->print_trace();
1774                std::ostringstream sxram_tgt;
1775                sxram_tgt << "[SIG]XRAM_TGT_" << x << "_" << y;
1776                clusters[x][y]->signal_ram_vci_tgt_xram.print_trace(sxram_tgt.str());
1777
1778                clusters[x][y]->ram_router_cmd->print_trace();
1779                clusters[x][y]->ram_router_rsp->print_trace();
1780            }
1781
1782            // trace iob, iox and external peripherals
1783            if ( debug_iob )
1784            {
1785//              clusters[0][0]->iob->print_trace();
1786//              clusters[0][0]->signal_int_vci_tgt_iobx.print_trace( "[SIG]IOB0_INT_TGT");
1787//              clusters[0][0]->signal_int_vci_ini_iobx.print_trace( "[SIG]IOB0_INT_INI");
1788//              clusters[0][0]->signal_ram_vci_ini_iobx.print_trace( "[SIG]IOB0_RAM_INI");
1789//              signal_vci_ini_iob0.print_trace("[SIG]IOB0_IOX_INI");
1790//              signal_vci_tgt_iob0.print_trace("[SIG]IOB0_IOX_TGT");
1791
1792//              cdma->print_trace();
1793//              signal_vci_tgt_cdma.print_trace("[SIG]CDMA_TGT");
1794//              signal_vci_ini_cdma.print_trace("[SIG]CDMA_INI");
1795
1796//              brom->print_trace();
1797//              signal_vci_tgt_brom.print_trace("[SIG]BROM_TGT");
1798
1799//              mtty->print_trace();
1800//              signal_vci_tgt_mtty.print_trace("[SIG]MTTY_TGT");
1801
1802                disk->print_trace();
1803                signal_vci_tgt_disk.print_trace("[SIG]DISK_TGT");
1804                signal_vci_ini_disk.print_trace("[SIG]DISK_INI");
1805
1806#if ( USE_IOC_SDC )
1807                card->print_trace();
1808#endif
1809
1810//              mnic->print_trace( 0x000 );
1811//              signal_vci_tgt_mnic.print_trace("[SIG]MNIC_TGT");
1812
1813//              fbuf->print_trace();
1814//              signal_vci_tgt_fbuf.print_trace("[SIG]FBUF_TGT");
1815
1816//              iopi->print_trace();
1817//              signal_vci_ini_iopi.print_trace("[SIG]IOPI_INI");
1818//              signal_vci_tgt_iopi.print_trace("[SIG]IOPI_TGT");
1819
1820//              iox_network->print_trace();
1821
1822                // interrupts
1823                if ( signal_irq_disk.read() )     
1824                std::cout << "### IRQ_DISK ACTIVE" << std::endl;
1825
1826                if ( signal_irq_mtty_rx[0].read() ) 
1827                std::cout << "### IRQ_MTTY_RX[0] ACTIVE" << std::endl;
1828
1829                if ( signal_irq_mnic_rx[0].read() ) 
1830                std::cout << "### IRQ_MNIC_RX[0] ACTIVE" << std::endl;
1831
1832                if ( signal_irq_mnic_tx[0].read() ) 
1833                std::cout << "### IRQ_MNIC_TX[0] ACTIVE" << std::endl;
1834            }
1835        }
1836
1837        sc_start(sc_core::sc_time(simul_period, SC_NS));
1838    }
1839    return EXIT_SUCCESS;
1840}
1841
1842int sc_main (int argc, char *argv[])
1843{
1844   try {
1845      return _main(argc, argv);
1846   } catch (std::exception &e) {
1847      std::cout << e.what() << std::endl;
1848   } catch (...) {
1849      std::cout << "Unknown exception occured" << std::endl;
1850      throw;
1851   }
1852   return 1;
1853}
1854
1855
1856// Local Variables:
1857// tab-width: 3
1858// c-basic-offset: 3
1859// c-file-offsets:((innamespace . 0)(inline-open . 0))
1860// indent-tabs-mode: nil
1861// End:
1862
1863// vim: filetype=cpp:expandtab:shiftwidth=3:tabstop=3:softtabstop=3
1864
1865
1866
Note: See TracBrowser for help on using the repository browser.