source: trunk/platforms/tsar_generic_iob/top.cpp @ 729

Last change on this file since 729 was 718, checked in by cfuguet, 10 years ago

tsar_generic_iob:

  • Replacing "ad-hoc" dspin_tsar router by standard dspin_router on the RAM interconnect. To do so, in IO clusters (clusters with IOB) two crossbars are implemented:

+ One for commands which interconnects MEMC and IOB to the

local interface of RAM CMD dspin_router.

+ One for responses which interconnects local interface of RAM

RSP dspin_router to MEMC and IOB.

  • Introducing modified vci_io_bridge component
  • Modifying IOX memory segments used by IOX network for routing:

+ bugfix: all segments of IOX interconnect must have

global id = 0.

+ Adding XICU segments with special attribute. This

attribute is used by IOB to determine if a command coming
from external DMA peripheral should be routed
through INT or RAM networks.

+ Using bit 32 of physical address to determine if an

external DMA command should be routed through IOB0
or IOB1.

File size: 69.2 KB
Line 
1///////////////////////////////////////////////////////////////////////////////
2// File: top.cpp  (for tsar_generic_iob platform)
3// Author: Alain Greiner
4// Copyright: UPMC/LIP6
5// Date : august 2013
6// This program is released under the GNU public license
7///////////////////////////////////////////////////////////////////////////////
8// This file define a generic TSAR architecture with an IO network emulating
9// an external bus (i.e. Hypertransport) to access 7 external peripherals:
10//
11// - BROM : boot ROM
12// - FBUF : Frame Buffer
13// - MTTY : multi TTY (up to 15 channels)
14// - MNIC : Network controller (up to 2 channels)
15// - CDMA : Chained Buffer DMA controller (up to 4 channels)
16// - BDEV : Dlock Device controler (1 channel)
17// - IOPI : HWI to SWI translator.
18//
19// The internal physical address space is 40 bits, and the cluster index
20// is defined by the 8 MSB bits, using a fixed format: X is encoded on 4 bits,
21// Y is encodes on 4 bits, whatever the actual mesh size.
22// => at most 16 * 16 clusters. Each cluster contains up to 4 processors.
23//
24// It contains 3 networks:
25//
26// 1) the "INT" network supports Read/Write transactions
27//    between processors and L2 caches or peripherals.
28//    (VCI ADDDRESS = 40 bits / VCI DATA width = 32 bits)
29//    It supports also coherence transactions between L1 & L2 caches.
30// 3) the "RAM" network emulates the 3D network between L2 caches
31//    and L3 caches, and is implemented as a 2D mesh between the L2 caches,
32//    the two IO bridges and the physical RAMs disributed in all clusters.
33//    (VCI ADDRESS = 40 bits / VCI DATA = 64 bits)
34// 4) the IOX network connects the two IO bridge components to the
35//    7 external peripheral controllers.
36//    (VCI ADDDRESS = 40 bits / VCI DATA width = 64 bits)
37//
38// The external peripherals HWI IRQs are translated to WTI IRQs by the
39// external IOPIC component, that must be configured by the OS to route
40// these WTI ITQS to one or several internal XICU components.
41// The total number of channels for the external peripherals (MTTY, MNIC, CDMA
42// IOC or HBA) is limited by the IOPIC 32 HWI inputs:..
43// - IOPIC HWI[1:0]     connected to IRQ_NIC_RX[1:0]
44// - IOPIC HWI[3:2]     connected to IRQ_NIC_TX[1:0]
45// - IOPIC HWI[7:4]     connected to IRQ_CMA_TX[3:0]]
46// - IOPIC HWI[8]       connected to IRQ_BDEV
47// - IOPIC HWI[15:9]    unused       (grounded)
48// - IOPIC HWI[23:16]   connected to IRQ_TTY_RX[7:0]]
49// - IOPIC HWI[31:24]   connected to IRQ_TTY_TX[7:0]]   TBD
50//
51// Besides the external peripherals, each cluster contains on XICU component,
52// and one multi channels DMA component.
53// The XICU component is mainly used to handle WTI IRQs, as only 2 HWI IRQs
54// are connected to XICU in each cluster:
55// - IRQ_IN[0] : MMC
56// - IRQ_IN[1] : DMA channel 0
57// - IRQ_IN[2] : DMA channel 1
58// - IRQ_IN[3] : DMA channel 2
59// - IRQ_IN[4] : DMA channel 3
60//
61// All clusters are identical, but cluster(0,0) and cluster(XMAX-1,YMAX-1)
62// contain an extra IO bridge component. These IOB0 & IOB1 components are
63// connected to the three networks (INT, RAM, IOX).
64//
65// - It uses two dspin_local_crossbar per cluster to implement the
66//   local interconnect correponding to the INT network.
67// - It uses three dspin_local_crossbar per cluster to implement the
68//   local interconnect correponding to the coherence INT network.
69// - It uses two virtual_dspin_router per cluster to implement
70//   the INT network (routing both the direct and coherence trafic).
71// - It uses two dspin_router per cluster to implement the RAM network.
72// - It uses the vci_cc_vcache_wrapper.
73// - It uses the vci_mem_cache.
74// - It contains one vci_xicu and one vci_multi_dma per cluster.
75// - It contains one vci_simple ram per cluster to model the L3 cache.
76//
77// The TsarIobCluster component is defined in files
78// tsar_iob_cluster.* (with * = cpp, h, sd)
79//
80// The main hardware parameters must be defined in the hard_config.h file :
81// - X_SIZE           : number of clusters in a row
82// - Y_SIZE           : number of clusters in a column
83// - NB_PROCS_MAX     : number of processors per cluster (power of 2)
84// - NB_TTY_CHANNELS  : number of TTY channels in I/O network (must be 1)
85// - NB_NIC_CHANNELS  : number of NIC channels in I/O network (up to 2)
86// - NB_CMA_CHANNELS  : number of CMA channels in I/O network (up to 4)
87// - FBUF_X_SIZE      : width of frame buffer (pixels)
88// - FBUF_Y_SIZE      : heigth of frame buffer (lines)
89// - XCU_NB_INPUTS    : number of HWIs = number of WTIs = number of PTIs
90//
91// Some secondary hardware parameters must be defined in this top.cpp file:
92// - XRAM_LATENCY     : external ram latency
93// - MEMC_WAYS        : L2 cache number of ways
94// - MEMC_SETS        : L2 cache number of sets
95// - L1_IWAYS
96// - L1_ISETS
97// - L1_DWAYS
98// - L1_DSETS
99// - BDEV_IMAGE_NAME  : file pathname for block device
100// - NIC_RX_NAME      : file pathname for NIC received packets
101// - NIC_TX_NAME      : file pathname for NIC transmited packets
102// - NIC_TIMEOUT      : max number of cycles before closing a container
103//
104// General policy for 40 bits physical address decoding:
105// All physical segments base addresses are multiple of 1 Mbytes
106// (=> the 24 LSB bits = 0, and the 16 MSB bits define the target)
107// The (x_width + y_width) MSB bits (left aligned) define
108// the cluster index, and the LADR bits define the local index:
109//      |X_ID|Y_ID|  LADR  |     OFFSET          |
110//      |  4 |  4 |   8    |       24            |
111//
112// General policy for 14 bits SRCID decoding:
113// Each component is identified by (x_id, y_id, l_id) tuple.
114//      |X_ID|Y_ID| L_ID |
115//      |  4 |  4 |  6   |
116/////////////////////////////////////////////////////////////////////////
117
118#include <systemc>
119#include <sys/time.h>
120#include <iostream>
121#include <sstream>
122#include <cstdlib>
123#include <cstdarg>
124#include <stdint.h>
125
126#include "gdbserver.h"
127#include "mapping_table.h"
128
129#include "tsar_iob_cluster.h"
130#include "vci_chbuf_dma.h"
131#include "vci_multi_tty.h"
132#include "vci_multi_nic.h"
133#include "vci_simple_rom.h"
134#include "vci_block_device_tsar.h"
135#include "vci_framebuffer.h"
136#include "vci_iox_network.h"
137#include "vci_iox_network.h"
138#include "vci_iopic.h"
139
140#include "alloc_elems.h"
141
142///////////////////////////////////////////////////
143//      OS
144///////////////////////////////////////////////////
145#define USE_ALMOS 0
146
147#define almos_bootloader_pathname "bootloader.bin"
148#define almos_kernel_pathname     "kernel-soclib.bin@0xbfc10000:D"
149#define almos_archinfo_pathname   "arch-info.bin@0xBFC08000:D"
150
151///////////////////////////////////////////////////
152//               Parallelisation
153///////////////////////////////////////////////////
154#define USE_OPENMP               0
155
156#if USE_OPENMP
157#include <omp.h>
158#endif
159
160///////////////////////////////////////////////////////////
161//          DSPIN parameters
162///////////////////////////////////////////////////////////
163
164#define dspin_int_cmd_width   39
165#define dspin_int_rsp_width   32
166
167#define dspin_ram_cmd_width   64
168#define dspin_ram_rsp_width   64
169
170///////////////////////////////////////////////////////////
171//         VCI fields width  for the 3 VCI networks
172///////////////////////////////////////////////////////////
173
174#define vci_cell_width_int    4
175#define vci_cell_width_ext    8
176
177#define vci_plen_width        8
178#define vci_address_width     40
179#define vci_rerror_width      1
180#define vci_clen_width        1
181#define vci_rflag_width       1
182#define vci_srcid_width       14
183#define vci_pktid_width       4
184#define vci_trdid_width       4
185#define vci_wrplen_width      1
186
187////////////////////////////////////////////////////////////
188//    Main Hardware Parameters values
189//////////////////////i/////////////////////////////////////
190
191#include "hard_config.h"
192
193////////////////////////////////////////////////////////////
194//    Secondary Hardware Parameters values
195//////////////////////i/////////////////////////////////////
196
197#define XMAX                  X_SIZE
198#define YMAX                  Y_SIZE
199
200#define XRAM_LATENCY          0
201
202#define MEMC_WAYS             16
203#define MEMC_SETS             256
204
205#define L1_IWAYS              4
206#define L1_ISETS              64
207
208#define L1_DWAYS              4
209#define L1_DSETS              64
210
211#define BDEV_IMAGE_NAME       "../../../giet_vm/hdd/virt_hdd.dmg"
212
213#define NIC_RX_NAME           "giet_vm/nic/rx_packets.txt"
214#define NIC_TX_NAME           "giet_vm/nic/tx_packets.txt"
215#define NIC_TIMEOUT           10000
216
217#define NORTH                 0
218#define SOUTH                 1
219#define EAST                  2
220#define WEST                  3
221
222#define cluster(x,y)   ((y) + ((x) << 4))
223
224////////////////////////////////////////////////////////////
225//    Software to be loaded in ROM & RAM
226//////////////////////i/////////////////////////////////////
227
228#define BOOT_SOFT_NAME        "../../softs/tsar_boot/preloader.elf"
229
230////////////////////////////////////////////////////////////
231//     DEBUG Parameters default values
232//////////////////////i/////////////////////////////////////
233
234#define MAX_FROZEN_CYCLES     200000
235
236/////////////////////////////////////////////////////////
237//    Physical segments definition
238/////////////////////////////////////////////////////////
239
240// Replicated RAMs : address is incremented by a cluster offset
241//     offset  = cluster(x,y) << (address_width-x_width-y_width);
242
243#define SEG_RAM_BASE          0x0000000000
244#define SEG_RAM_SIZE          0x0004000000   // 64 Mbytes
245
246////////////////////////////////////////////////////////////////////////
247//          SRCID definition
248////////////////////////////////////////////////////////////////////////
249// All initiators are in the same indexing space (14 bits).
250// The SRCID is structured in two fields:
251// - The 10 MSB bits define the cluster index (left aligned)
252// - The 4  LSB bits define the local index.
253// Two different initiators cannot have the same SRCID, but a given
254// initiator can have two alias SRCIDs:
255// - Internal initiators (procs, mdma) are replicated in all clusters,
256//   and each initiator has one single SRCID.
257// - External initiators (bdev, cdma) are not replicated, but can be
258//   accessed in 2 clusters : cluster_iob0 and cluster_iob1.
259//   They have the same local index, but two different cluster indexes.
260//
261// As cluster_iob0 and cluster_iob1 contain both internal initiators
262// and external initiators, they must have different local indexes.
263// Consequence: For a local interconnect, the INI_ID port index
264// is NOT equal to the SRCID local index, and the local interconnect
265// must make a translation: SRCID => INI_ID
266////////////////////////////////////////////////////////////////////////
267
268#define PROC_LOCAL_SRCID             0x0    // from 0 to 7
269#define MDMA_LOCAL_SRCID             0x8
270#define IOBX_LOCAL_SRCID             0x9
271#define MEMC_LOCAL_SRCID             0xA
272#define CDMA_LOCAL_SRCID             0xB
273#define BDEV_LOCAL_SRCID             0xC
274#define IOPI_LOCAL_SRCID             0xD
275
276///////////////////////////////////////////////////////////////////////
277//     TGT_ID and INI_ID port indexing for INT local interconnect
278///////////////////////////////////////////////////////////////////////
279
280#define INT_MEMC_TGT_ID              0
281#define INT_XICU_TGT_ID              1
282#define INT_MDMA_TGT_ID              2
283#define INT_IOBX_TGT_ID              3
284
285#define INT_PROC_INI_ID              0   // from 0 to (NB_PROCS_MAX-1)
286#define INT_MDMA_INI_ID              (NB_PROCS_MAX)
287#define INT_IOBX_INI_ID              (NB_PROCS_MAX+1)
288
289///////////////////////////////////////////////////////////////////////
290//     TGT_ID and INI_ID port indexing for RAM local interconnect
291///////////////////////////////////////////////////////////////////////
292
293#define RAM_XRAM_TGT_ID              0
294
295#define RAM_MEMC_INI_ID              0
296#define RAM_IOBX_INI_ID              1
297
298///////////////////////////////////////////////////////////////////////
299//     TGT_ID and INI_ID port indexing for I0X local interconnect
300///////////////////////////////////////////////////////////////////////
301
302#define IOX_FBUF_TGT_ID              0
303#define IOX_BDEV_TGT_ID              1
304#define IOX_MNIC_TGT_ID              2
305#define IOX_CDMA_TGT_ID              3
306#define IOX_BROM_TGT_ID              4
307#define IOX_MTTY_TGT_ID              5
308#define IOX_IOPI_TGT_ID              6
309#define IOX_IOB0_TGT_ID              7
310#define IOX_IOB1_TGT_ID              8
311
312#define IOX_BDEV_INI_ID              0
313#define IOX_CDMA_INI_ID              1
314#define IOX_IOPI_INI_ID              2
315#define IOX_IOB0_INI_ID              3
316#define IOX_IOB1_INI_ID              4
317
318////////////////////////////////////////////////////////////////////////
319int _main(int argc, char *argv[])
320////////////////////////////////////////////////////////////////////////
321{
322   using namespace sc_core;
323   using namespace soclib::caba;
324   using namespace soclib::common;
325
326
327   char     soft_name[256]   = BOOT_SOFT_NAME;             // pathname: binary code
328   size_t   ncycles          = 1000000000;                 // simulated cycles
329   char     disk_name[256]   = BDEV_IMAGE_NAME;            // pathname: disk image
330   char     nic_rx_name[256] = NIC_RX_NAME;                // pathname: rx packets file
331   char     nic_tx_name[256] = NIC_TX_NAME;                // pathname: tx packets file
332   ssize_t  threads_nr       = 1;                          // simulator's threads number
333   bool     debug_ok         = false;                      // trace activated
334   size_t   debug_period     = 1;                          // trace period
335   size_t   debug_memc_id    = 0xFFFFFFFF;                 // index of traced memc
336   size_t   debug_proc_id    = 0xFFFFFFFF;                 // index of traced proc
337   size_t   debug_xram_id    = 0xFFFFFFFF;                 // index of traced xram
338   bool     debug_iob        = false;                      // trace iob0 & iob1 when true
339   uint32_t debug_from       = 0;                          // trace start cycle
340   uint32_t frozen_cycles    = MAX_FROZEN_CYCLES;          // monitoring frozen processor
341   size_t   cluster_iob0     = cluster(0,0);               // cluster containing IOB0
342   size_t   cluster_iob1     = cluster(XMAX-1,YMAX-1);     // cluster containing IOB1
343   size_t   x_width          = 4;                          // at most 256 clusters
344   size_t   y_width          = 4;                          // at most 256 clusters
345
346   assert( (X_WIDTH == 4) and (Y_WIDTH == 4) and
347   "ERROR: we must have X_WIDTH == Y_WIDTH == 4");
348
349   ////////////// command line arguments //////////////////////
350   if (argc > 1)
351   {
352      for (int n = 1; n < argc; n = n + 2)
353      {
354         if ((strcmp(argv[n],"-NCYCLES") == 0) && (n+1<argc))
355         {
356            ncycles = atoi(argv[n+1]);
357         }
358         else if ((strcmp(argv[n],"-SOFT") == 0) && (n+1<argc) )
359         {
360            strcpy(soft_name, argv[n+1]);
361         }
362         else if ((strcmp(argv[n],"-DEBUG") == 0) && (n+1<argc) )
363         {
364            debug_ok = true;
365            debug_from = atoi(argv[n+1]);
366         }
367         else if ((strcmp(argv[n],"-DISK") == 0) && (n+1<argc) )
368         {
369            strcpy(disk_name, argv[n+1]);
370         }
371         else if ((strcmp(argv[n],"-MEMCID") == 0) && (n+1<argc) )
372         {
373            debug_memc_id = atoi(argv[n+1]);
374            size_t x = debug_memc_id >> 4;
375            size_t y = debug_memc_id & 0xF;
376            if( (x>=XMAX) || (y>=YMAX) )
377            {
378                std::cout << "MEMCID parameter does'nt fit XMAX/YMAX" << std::endl;
379                exit(0);
380            }
381         }
382         else if ((strcmp(argv[n],"-XRAMID") == 0) && (n+1<argc) )
383         {
384            debug_xram_id = atoi(argv[n+1]);
385            size_t x = debug_xram_id >> 4;
386            size_t y = debug_xram_id & 0xF;
387            if( (x>=XMAX) || (y>=YMAX) )
388            {
389                std::cout << "XRAMID parameter does'nt fit XMAX/YMAX" << std::endl;
390                exit(0);
391            }
392         }
393         else if ((strcmp(argv[n],"-IOB") == 0) && (n+1<argc) )
394         {
395            debug_iob = atoi(argv[n+1]);
396         }
397         else if ((strcmp(argv[n],"-PROCID") == 0) && (n+1<argc) )
398         {
399            debug_proc_id     = atoi(argv[n+1]);
400            size_t cluster_xy = debug_proc_id / NB_PROCS_MAX ;
401            size_t x          = cluster_xy >> 4;
402            size_t y          = cluster_xy & 0xF;
403            if( (x>=XMAX) || (y>=YMAX) )
404            {
405                std::cout << "PROCID parameter does'nt fit XMAX/YMAX" << std::endl;
406                exit(0);
407            }
408         }
409         else if ((strcmp(argv[n], "-THREADS") == 0) && ((n+1) < argc))
410         {
411            threads_nr = atoi(argv[n+1]);
412            threads_nr = (threads_nr < 1) ? 1 : threads_nr;
413         }
414         else if ((strcmp(argv[n], "-FROZEN") == 0) && (n+1 < argc))
415         {
416            frozen_cycles = atoi(argv[n+1]);
417         }
418         else if ((strcmp(argv[n], "-PERIOD") == 0) && (n+1 < argc))
419         {
420            debug_period = atoi(argv[n+1]);
421         }
422         else
423         {
424            std::cout << "   Arguments are (key,value) couples." << std::endl;
425            std::cout << "   The order is not important." << std::endl;
426            std::cout << "   Accepted arguments are :" << std::endl << std::endl;
427            std::cout << "     -SOFT pathname_for_embedded_soft" << std::endl;
428            std::cout << "     -DISK pathname_for_disk_image" << std::endl;
429            std::cout << "     -NCYCLES number_of_simulated_cycles" << std::endl;
430            std::cout << "     -DEBUG debug_start_cycle" << std::endl;
431            std::cout << "     -THREADS simulator's threads number" << std::endl;
432            std::cout << "     -FROZEN max_number_of_lines" << std::endl;
433            std::cout << "     -PERIOD number_of_cycles between trace" << std::endl;
434            std::cout << "     -MEMCID index_memc_to_be_traced" << std::endl;
435            std::cout << "     -XRAMID index_xram_to_be_traced" << std::endl;
436            std::cout << "     -PROCID index_proc_to_be_traced" << std::endl;
437            std::cout << "     -IOB    non_zero_value" << std::endl;
438            exit(0);
439         }
440      }
441   }
442
443   // checking hardware parameters
444   assert( (XMAX <= 16) and
445           "The XMAX parameter cannot be larger than 16" );
446
447   assert( (YMAX <= 16) and
448           "The YMAX parameter cannot be larger than 16" );
449
450   assert( (NB_PROCS_MAX <= 8) and
451           "The NB_PROCS_MAX parameter cannot be larger than 8" );
452
453   assert( (NB_DMA_CHANNELS <= 4) and
454           "The NB_DMA_CHANNELS parameter cannot be larger than 4" );
455
456   assert( (NB_TTY_CHANNELS == 1) and
457           "The NB_TTY_CHANNELS parameter must be 1" );
458
459   assert( (NB_NIC_CHANNELS == 2) and
460           "The NB_NIC_CHANNELS parameter must be 2" );
461
462   std::cout << std::endl << std::dec
463             << " - XMAX            = " << XMAX << std::endl
464             << " - YMAX            = " << YMAX << std::endl
465             << " - NB_PROCS_MAX    = " << NB_PROCS_MAX <<  std::endl
466             << " - NB_TTY_CHANNELS = " << NB_TTY_CHANNELS <<  std::endl
467             << " - NB_DMA_CHANNELS = " << NB_DMA_CHANNELS <<  std::endl
468             << " - NB_NIC_CHANNELS = " << NB_NIC_CHANNELS <<  std::endl
469             << " - MEMC_WAYS       = " << MEMC_WAYS << std::endl
470             << " - MEMC_SETS       = " << MEMC_SETS << std::endl
471             << " - RAM_LATENCY     = " << XRAM_LATENCY << std::endl
472             << " - MAX_FROZEN      = " << frozen_cycles << std::endl
473             << " - DEBUG_PROCID    = " << debug_proc_id << std::endl
474             << " - DEBUG_MEMCID    = " << debug_memc_id << std::endl
475             << " - DEBUG_XRAMID    = " << debug_xram_id << std::endl;
476
477   std::cout << std::endl;
478
479#if USE_OPENMP
480   omp_set_dynamic(false);
481   omp_set_num_threads(threads_nr);
482   std::cerr << "Built with openmp version " << _OPENMP << std::endl;
483#endif
484
485   // Define VciParams objects
486   typedef soclib::caba::VciParams<vci_cell_width_int,
487                                   vci_plen_width,
488                                   vci_address_width,
489                                   vci_rerror_width,
490                                   vci_clen_width,
491                                   vci_rflag_width,
492                                   vci_srcid_width,
493                                   vci_pktid_width,
494                                   vci_trdid_width,
495                                   vci_wrplen_width> vci_param_int;
496
497   typedef soclib::caba::VciParams<vci_cell_width_ext,
498                                   vci_plen_width,
499                                   vci_address_width,
500                                   vci_rerror_width,
501                                   vci_clen_width,
502                                   vci_rflag_width,
503                                   vci_srcid_width,
504                                   vci_pktid_width,
505                                   vci_trdid_width,
506                                   vci_wrplen_width> vci_param_ext;
507
508   /////////////////////////////////////////////////////////////////////
509   // INT network mapping table
510   // - two levels address decoding for commands
511   // - two levels srcid decoding for responses
512   // - NB_PROCS_MAX + 2 (MDMA, IOBX) local initiators per cluster
513   // - 4 local targets (MEMC, XICU, MDMA, IOBX) per cluster
514   /////////////////////////////////////////////////////////////////////
515   MappingTable maptab_int( vci_address_width,
516                            IntTab(x_width + y_width, 16 - x_width - y_width),
517                            IntTab(x_width + y_width, vci_srcid_width - x_width - y_width),
518                            0x00FF000000);
519
520   for (size_t x = 0; x < XMAX; x++)
521   {
522      for (size_t y = 0; y < YMAX; y++)
523      {
524         uint64_t offset = ((uint64_t)cluster(x,y))
525                              << (vci_address_width-x_width-y_width);
526         bool config    = true;
527         bool cacheable = true;
528
529         // the four following segments are defined in all clusters
530
531         std::ostringstream    smemc_conf;
532         smemc_conf << "int_seg_memc_conf_" << x << "_" << y;
533         maptab_int.add(Segment(smemc_conf.str(), SEG_MMC_BASE+offset, SEG_MMC_SIZE,
534                     IntTab(cluster(x,y), INT_MEMC_TGT_ID), not cacheable, config ));
535
536         std::ostringstream    smemc_xram;
537         smemc_xram << "int_seg_memc_xram_" << x << "_" << y;
538         maptab_int.add(Segment(smemc_xram.str(), SEG_RAM_BASE+offset, SEG_RAM_SIZE,
539                     IntTab(cluster(x,y), INT_MEMC_TGT_ID), cacheable));
540
541         std::ostringstream    sxicu;
542         sxicu << "int_seg_xicu_" << x << "_" << y;
543         maptab_int.add(Segment(sxicu.str(), SEG_XCU_BASE+offset, SEG_XCU_SIZE,
544                     IntTab(cluster(x,y), INT_XICU_TGT_ID), not cacheable));
545
546         std::ostringstream    smdma;
547         smdma << "int_seg_mdma_" << x << "_" << y;
548         maptab_int.add(Segment(smdma.str(), SEG_DMA_BASE+offset, SEG_DMA_SIZE,
549                     IntTab(cluster(x,y), INT_MDMA_TGT_ID), not cacheable));
550
551         // the following segments are only defined in cluster_iob0 or in cluster_iob1
552
553         if ( (cluster(x,y) == cluster_iob0) or (cluster(x,y) == cluster_iob1) )
554         {
555            std::ostringstream    siobx;
556            siobx << "int_seg_iobx_" << x << "_" << y;
557            maptab_int.add(Segment(siobx.str(), SEG_IOB_BASE+offset, SEG_IOB_SIZE,
558                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable, config ));
559
560            std::ostringstream    stty;
561            stty << "int_seg_mtty_" << x << "_" << y;
562            maptab_int.add(Segment(stty.str(), SEG_TTY_BASE+offset, SEG_TTY_SIZE,
563                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
564
565            std::ostringstream    sfbf;
566            sfbf << "int_seg_fbuf_" << x << "_" << y;
567            maptab_int.add(Segment(sfbf.str(), SEG_FBF_BASE+offset, SEG_FBF_SIZE,
568                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
569
570            std::ostringstream    sbdv;
571            sbdv << "int_seg_bdev_" << x << "_" << y;
572            maptab_int.add(Segment(sbdv.str(), SEG_IOC_BASE+offset, SEG_IOC_SIZE,
573                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
574
575            std::ostringstream    snic;
576            snic << "int_seg_mnic_" << x << "_" << y;
577            maptab_int.add(Segment(snic.str(), SEG_NIC_BASE+offset, SEG_NIC_SIZE,
578                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
579
580            std::ostringstream    srom;
581            srom << "int_seg_brom_" << x << "_" << y;
582            maptab_int.add(Segment(srom.str(), SEG_ROM_BASE+offset, SEG_ROM_SIZE,
583                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), cacheable ));
584
585            std::ostringstream    sdma;
586            sdma << "int_seg_cdma_" << x << "_" << y;
587            maptab_int.add(Segment(sdma.str(), SEG_CMA_BASE+offset, SEG_CMA_SIZE,
588                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
589
590            std::ostringstream    spic;
591            spic << "int_seg_iopi_" << x << "_" << y;
592            maptab_int.add(Segment(spic.str(), SEG_PIC_BASE+offset, SEG_PIC_SIZE,
593                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
594         }
595
596         // This define the mapping between the SRCIDs
597         // and the port index on the local interconnect.
598
599         maptab_int.srcid_map( IntTab( cluster(x,y), MDMA_LOCAL_SRCID ),
600                               IntTab( cluster(x,y), INT_MDMA_INI_ID ) );
601
602         maptab_int.srcid_map( IntTab( cluster(x,y), IOBX_LOCAL_SRCID ),
603                               IntTab( cluster(x,y), INT_IOBX_INI_ID ) );
604
605         maptab_int.srcid_map( IntTab( cluster(x,y), IOPI_LOCAL_SRCID ),
606                               IntTab( cluster(x,y), INT_IOBX_INI_ID ) );
607
608         for ( size_t p = 0 ; p < NB_PROCS_MAX ; p++ )
609         maptab_int.srcid_map( IntTab( cluster(x,y), PROC_LOCAL_SRCID+p ),
610                               IntTab( cluster(x,y), INT_PROC_INI_ID+p ) );
611      }
612   }
613   std::cout << "INT network " << maptab_int << std::endl;
614
615    /////////////////////////////////////////////////////////////////////////
616    // RAM network mapping table
617    // - two levels address decoding for commands
618    // - two levels srcid decoding for responses
619    // - 2 local initiators (MEMC, IOBX) per cluster
620    //   (IOBX component only in cluster_iob0 and cluster_iob1)
621    // - 1 local target (XRAM) per cluster
622    ////////////////////////////////////////////////////////////////////////
623    MappingTable maptab_ram( vci_address_width,
624                             IntTab(x_width+y_width, 0),
625                             IntTab(x_width+y_width, vci_srcid_width - x_width - y_width),
626                             0x00FF000000);
627
628    for (size_t x = 0; x < XMAX; x++)
629    {
630        for (size_t y = 0; y < YMAX ; y++)
631        {
632            uint64_t offset = ((uint64_t)cluster(x,y))
633                                << (vci_address_width-x_width-y_width);
634
635            std::ostringstream sxram;
636            sxram << "ext_seg_xram_" << x << "_" << y;
637            maptab_ram.add(Segment(sxram.str(), SEG_RAM_BASE+offset,
638                           SEG_RAM_SIZE, IntTab(cluster(x,y), RAM_XRAM_TGT_ID), false));
639        }
640    }
641
642    // This define the mapping between the initiators SRCID
643    // and the port index on the RAM local interconnect.
644    // External initiator have two alias SRCID (iob0 / iob1)
645
646    maptab_ram.srcid_map( IntTab( cluster_iob0, CDMA_LOCAL_SRCID ),
647                          IntTab( cluster_iob0, RAM_IOBX_INI_ID ) );
648
649    maptab_ram.srcid_map( IntTab( cluster_iob1, CDMA_LOCAL_SRCID ),
650                          IntTab( cluster_iob1, RAM_IOBX_INI_ID ) );
651
652    maptab_ram.srcid_map( IntTab( cluster_iob0, BDEV_LOCAL_SRCID ),
653                          IntTab( cluster_iob0, RAM_IOBX_INI_ID ) );
654
655    maptab_ram.srcid_map( IntTab( cluster_iob1, BDEV_LOCAL_SRCID ),
656                          IntTab( cluster_iob1, RAM_IOBX_INI_ID ) );
657
658    maptab_ram.srcid_map( IntTab( cluster_iob0, IOPI_LOCAL_SRCID ),
659                          IntTab( cluster_iob0, RAM_IOBX_INI_ID ) );
660
661    maptab_ram.srcid_map( IntTab( cluster_iob1, IOPI_LOCAL_SRCID ),
662                          IntTab( cluster_iob1, RAM_IOBX_INI_ID ) );
663
664    maptab_ram.srcid_map( IntTab( cluster_iob0, MEMC_LOCAL_SRCID ),
665                          IntTab( cluster_iob0, RAM_MEMC_INI_ID ) );
666
667    maptab_ram.srcid_map( IntTab( cluster_iob1, MEMC_LOCAL_SRCID ),
668                          IntTab( cluster_iob1, RAM_MEMC_INI_ID ) );
669
670    std::cout << "RAM network " << maptab_ram << std::endl;
671
672    ///////////////////////////////////////////////////////////////////////
673    // IOX network mapping table
674    // - two levels address decoding for commands (9, 7) bits
675    // - two levels srcid decoding for responses
676    // - 5 initiators (IOB0, IOB1, BDEV, CDMA, IOPI)
677    // - 9 targets (IOB0, IOB1, BDEV, CDMA, MTTY, FBUF, BROM, MNIC, IOPI)
678    //
679    // Address bit 32 is used to determine if a command must be routed to
680    // IOB0 or IOB1.
681    ///////////////////////////////////////////////////////////////////////
682    MappingTable maptab_iox(
683          vci_address_width,
684          IntTab(x_width + y_width - 1, 16 - x_width - y_width + 1),
685          IntTab(x_width + y_width    , vci_param_ext::S - x_width - y_width),
686          0x00FF000000);
687
688    // External peripherals segments
689    // When there is more than one cluster, external peripherals can be accessed
690    // through two segments, depending on the used IOB (IOB0 or IOB1).
691
692    const uint64_t iob0_base = ((uint64_t)cluster_iob0)
693       << (vci_address_width - x_width - y_width);
694
695    maptab_iox.add(Segment("iox_seg_mtty_0", SEG_TTY_BASE + iob0_base, SEG_TTY_SIZE,
696                   IntTab(0, IOX_MTTY_TGT_ID), false));
697    maptab_iox.add(Segment("iox_seg_fbuf_0", SEG_FBF_BASE + iob0_base, SEG_FBF_SIZE,
698                   IntTab(0, IOX_FBUF_TGT_ID), false));
699    maptab_iox.add(Segment("iox_seg_bdev_0", SEG_IOC_BASE + iob0_base, SEG_IOC_SIZE,
700                   IntTab(0, IOX_BDEV_TGT_ID), false));
701    maptab_iox.add(Segment("iox_seg_mnic_0", SEG_NIC_BASE + iob0_base, SEG_NIC_SIZE,
702                   IntTab(0, IOX_MNIC_TGT_ID), false));
703    maptab_iox.add(Segment("iox_seg_cdma_0", SEG_CMA_BASE + iob0_base, SEG_CMA_SIZE,
704                   IntTab(0, IOX_CDMA_TGT_ID), false));
705    maptab_iox.add(Segment("iox_seg_brom_0", SEG_ROM_BASE + iob0_base, SEG_ROM_SIZE,
706                   IntTab(0, IOX_BROM_TGT_ID), false));
707    maptab_iox.add(Segment("iox_seg_iopi_0", SEG_PIC_BASE + iob0_base, SEG_PIC_SIZE,
708                   IntTab(0, IOX_IOPI_TGT_ID), false));
709
710    if ( cluster_iob0 != cluster_iob1 )
711    {
712       const uint64_t iob1_base = ((uint64_t)cluster_iob1)
713          << (vci_address_width - x_width - y_width);
714
715        maptab_iox.add(Segment("iox_seg_mtty_1", SEG_TTY_BASE + iob1_base, SEG_TTY_SIZE,
716                   IntTab(0, IOX_MTTY_TGT_ID), false));
717        maptab_iox.add(Segment("iox_seg_fbuf_1", SEG_FBF_BASE + iob1_base, SEG_FBF_SIZE,
718                   IntTab(0, IOX_FBUF_TGT_ID), false));
719        maptab_iox.add(Segment("iox_seg_bdev_1", SEG_IOC_BASE + iob1_base, SEG_IOC_SIZE,
720                   IntTab(0, IOX_BDEV_TGT_ID), false));
721        maptab_iox.add(Segment("iox_seg_mnic_1", SEG_NIC_BASE + iob1_base, SEG_NIC_SIZE,
722                   IntTab(0, IOX_MNIC_TGT_ID), false));
723        maptab_iox.add(Segment("iox_seg_cdma_1", SEG_CMA_BASE + iob1_base, SEG_CMA_SIZE,
724                   IntTab(0, IOX_CDMA_TGT_ID), false));
725        maptab_iox.add(Segment("iox_seg_brom_1", SEG_ROM_BASE + iob1_base, SEG_ROM_SIZE,
726                   IntTab(0, IOX_BROM_TGT_ID), false));
727        maptab_iox.add(Segment("iox_seg_iopi_1", SEG_PIC_BASE + iob1_base, SEG_PIC_SIZE,
728                   IntTab(0, IOX_IOPI_TGT_ID), false));
729    }
730
731    // If there is more than one cluster, external peripherals
732    // can access RAM through two segments (IOB0 / IOB1).
733    // As IOMMU is not activated, addresses are 40 bits (physical addresses),
734    // and the choice depends on address bit A[32].
735    for (size_t x = 0; x < XMAX; x++)
736    {
737        for (size_t y = 0; y < YMAX ; y++)
738        {
739            const bool wti       = true;
740            const bool cacheable = true;
741
742            const uint64_t offset = ((uint64_t)cluster(x,y))
743                << (vci_address_width-x_width-y_width);
744
745            const uint64_t xicu_base = SEG_XCU_BASE + offset;
746
747            if ( (y & 0x1) == 0 ) // use IOB0
748            {
749                std::ostringstream sxcu0;
750                sxcu0 << "iox_seg_xcu0_" << x << "_" << y;
751                maptab_iox.add(Segment(sxcu0.str(), xicu_base, SEG_XCU_SIZE,
752                            IntTab(0, IOX_IOB0_TGT_ID), not cacheable, wti));
753
754                std::ostringstream siob0;
755                siob0 << "iox_seg_ram0_" << x << "_" << y;
756                maptab_iox.add(Segment(siob0.str(), offset, SEG_XCU_BASE,
757                            IntTab(0, IOX_IOB0_TGT_ID), not cacheable, not wti));
758            }
759            else                  // USE IOB1
760            {
761                std::ostringstream sxcu1;
762                sxcu1 << "iox_seg_xcu1_" << x << "_" << y;
763                maptab_iox.add(Segment(sxcu1.str(), xicu_base, SEG_XCU_SIZE,
764                            IntTab(0, IOX_IOB1_TGT_ID), not cacheable, wti));
765
766                std::ostringstream siob1;
767                siob1 << "iox_seg_ram1_" << x << "_" << y;
768                maptab_iox.add(Segment(siob1.str(), offset, SEG_XCU_BASE,
769                            IntTab(0, IOX_IOB1_TGT_ID), not cacheable, not wti));
770            }
771        }
772    }
773
774    // This define the mapping between the external initiators (SRCID)
775    // and the port index on the IOX local interconnect.
776
777    maptab_iox.srcid_map( IntTab( 0, CDMA_LOCAL_SRCID ) ,
778                          IntTab( 0, IOX_CDMA_INI_ID  ) );
779    maptab_iox.srcid_map( IntTab( 0, BDEV_LOCAL_SRCID ) ,
780                          IntTab( 0, IOX_BDEV_INI_ID  ) );
781    maptab_iox.srcid_map( IntTab( 0, IOPI_LOCAL_SRCID ) ,
782                          IntTab( 0, IOX_IOPI_INI_ID  ) );
783    maptab_iox.srcid_map( IntTab( 0, IOX_IOB0_INI_ID  ) ,
784                          IntTab( 0, IOX_IOB0_INI_ID  ) );
785
786    if ( cluster_iob0 != cluster_iob1 )
787    {
788        maptab_iox.srcid_map( IntTab( 0, IOX_IOB1_INI_ID ) ,
789                              IntTab( 0, IOX_IOB1_INI_ID ) );
790    }
791
792    std::cout << "IOX network " << maptab_iox << std::endl;
793
794    ////////////////////
795    // Signals
796    ///////////////////
797
798    sc_clock                          signal_clk("clk");
799    sc_signal<bool>                   signal_resetn("resetn");
800
801    sc_signal<bool>                   signal_irq_false;
802    sc_signal<bool>                   signal_irq_bdev;
803    sc_signal<bool>                   signal_irq_mtty_rx;
804    sc_signal<bool>                   signal_irq_mnic_rx[NB_NIC_CHANNELS];
805    sc_signal<bool>                   signal_irq_mnic_tx[NB_NIC_CHANNELS];
806    sc_signal<bool>                   signal_irq_cdma[NB_CMA_CHANNELS];
807
808    // VCI signals for IOX network
809    VciSignals<vci_param_ext>         signal_vci_ini_iob0("signal_vci_ini_iob0");
810    VciSignals<vci_param_ext>         signal_vci_ini_iob1("signal_vci_ini_iob1");
811    VciSignals<vci_param_ext>         signal_vci_ini_bdev("signal_vci_ini_bdev");
812    VciSignals<vci_param_ext>         signal_vci_ini_cdma("signal_vci_ini_cdma");
813    VciSignals<vci_param_ext>         signal_vci_ini_iopi("signal_vci_ini_iopi");
814
815    VciSignals<vci_param_ext>         signal_vci_tgt_iob0("signal_vci_tgt_iob0");
816    VciSignals<vci_param_ext>         signal_vci_tgt_iob1("signal_vci_tgt_iob1");
817    VciSignals<vci_param_ext>         signal_vci_tgt_mtty("signal_vci_tgt_mtty");
818    VciSignals<vci_param_ext>         signal_vci_tgt_fbuf("signal_vci_tgt_fbuf");
819    VciSignals<vci_param_ext>         signal_vci_tgt_mnic("signal_vci_tgt_mnic");
820    VciSignals<vci_param_ext>         signal_vci_tgt_brom("signal_vci_tgt_brom");
821    VciSignals<vci_param_ext>         signal_vci_tgt_bdev("signal_vci_tgt_bdev");
822    VciSignals<vci_param_ext>         signal_vci_tgt_cdma("signal_vci_tgt_cdma");
823    VciSignals<vci_param_ext>         signal_vci_tgt_iopi("signal_vci_ini_iopi");
824
825   // Horizontal inter-clusters INT network DSPIN
826   DspinSignals<dspin_int_cmd_width>*** signal_dspin_int_cmd_h_inc =
827      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_h_inc", XMAX-1, YMAX, 3);
828   DspinSignals<dspin_int_cmd_width>*** signal_dspin_int_cmd_h_dec =
829      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_h_dec", XMAX-1, YMAX, 3);
830   DspinSignals<dspin_int_rsp_width>*** signal_dspin_int_rsp_h_inc =
831      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_h_inc", XMAX-1, YMAX, 2);
832   DspinSignals<dspin_int_rsp_width>*** signal_dspin_int_rsp_h_dec =
833      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_h_dec", XMAX-1, YMAX, 2);
834
835   // Vertical inter-clusters INT network DSPIN
836   DspinSignals<dspin_int_cmd_width>*** signal_dspin_int_cmd_v_inc =
837      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_v_inc", XMAX, YMAX-1, 3);
838   DspinSignals<dspin_int_cmd_width>*** signal_dspin_int_cmd_v_dec =
839      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_v_dec", XMAX, YMAX-1, 3);
840   DspinSignals<dspin_int_rsp_width>*** signal_dspin_int_rsp_v_inc =
841      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_v_inc", XMAX, YMAX-1, 2);
842   DspinSignals<dspin_int_rsp_width>*** signal_dspin_int_rsp_v_dec =
843      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_v_dec", XMAX, YMAX-1, 2);
844
845   // Mesh boundaries INT network DSPIN
846   DspinSignals<dspin_int_cmd_width>**** signal_dspin_false_int_cmd_in =
847      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_false_int_cmd_in", XMAX, YMAX, 4, 3);
848   DspinSignals<dspin_int_cmd_width>**** signal_dspin_false_int_cmd_out =
849      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_false_int_cmd_out", XMAX, YMAX, 4, 3);
850   DspinSignals<dspin_int_rsp_width>**** signal_dspin_false_int_rsp_in =
851      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_false_int_rsp_in", XMAX, YMAX, 4, 2);
852   DspinSignals<dspin_int_rsp_width>**** signal_dspin_false_int_rsp_out =
853      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_false_int_rsp_out", XMAX, YMAX, 4, 2);
854
855
856   // Horizontal inter-clusters RAM network DSPIN
857   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_h_inc =
858      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_h_inc", XMAX-1, YMAX);
859   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_h_dec =
860      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_h_dec", XMAX-1, YMAX);
861   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_h_inc =
862      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_h_inc", XMAX-1, YMAX);
863   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_h_dec =
864      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_h_dec", XMAX-1, YMAX);
865
866   // Vertical inter-clusters RAM network DSPIN
867   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_v_inc =
868      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_v_inc", XMAX, YMAX-1);
869   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_v_dec =
870      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_v_dec", XMAX, YMAX-1);
871   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_v_inc =
872      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_v_inc", XMAX, YMAX-1);
873   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_v_dec =
874      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_v_dec", XMAX, YMAX-1);
875
876   // Mesh boundaries RAM network DSPIN
877   DspinSignals<dspin_ram_cmd_width>*** signal_dspin_false_ram_cmd_in =
878      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_false_ram_cmd_in", XMAX, YMAX, 4);
879   DspinSignals<dspin_ram_cmd_width>*** signal_dspin_false_ram_cmd_out =
880      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_false_ram_cmd_out", XMAX, YMAX, 4);
881   DspinSignals<dspin_ram_rsp_width>*** signal_dspin_false_ram_rsp_in =
882      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_false_ram_rsp_in", XMAX, YMAX, 4);
883   DspinSignals<dspin_ram_rsp_width>*** signal_dspin_false_ram_rsp_out =
884      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_false_ram_rsp_out", XMAX, YMAX, 4);
885
886   ////////////////////////////
887   //      Loader
888   ////////////////////////////
889
890#if USE_ALMOS
891   soclib::common::Loader loader(almos_bootloader_pathname,
892                                 almos_archinfo_pathname,
893                                 almos_kernel_pathname);
894#else
895   soclib::common::Loader loader(soft_name);
896#endif
897
898   typedef soclib::common::GdbServer<soclib::common::Mips32ElIss> proc_iss;
899   proc_iss::set_loader(loader);
900
901   ////////////////////////////////////////
902   //  Instanciated Hardware Components
903   ////////////////////////////////////////
904
905   std::cout << std::endl << "External Bus and Peripherals" << std::endl << std::endl;
906
907   const size_t nb_iox_initiators = (cluster_iob0 != cluster_iob1) ? 5 : 4;
908   const size_t nb_iox_targets = (cluster_iob0 != cluster_iob1) ? 9 : 8;
909
910   // IOX network
911   VciIoxNetwork<vci_param_ext>* iox_network;
912   iox_network = new VciIoxNetwork<vci_param_ext>( "iox_network",
913                                                   maptab_iox,
914                                                   nb_iox_targets,
915                                                   nb_iox_initiators );
916   // boot ROM
917   VciSimpleRom<vci_param_ext>*  brom;
918   brom = new VciSimpleRom<vci_param_ext>( "brom",
919                                           IntTab(0, IOX_BROM_TGT_ID),
920                                           maptab_iox,
921                                           loader );
922   // Network Controller
923   VciMultiNic<vci_param_ext>*  mnic;
924   mnic = new VciMultiNic<vci_param_ext>( "mnic",
925                                          IntTab(0, IOX_MNIC_TGT_ID),
926                                          maptab_iox,
927                                          NB_NIC_CHANNELS,
928                                          0,           // mac_4 address
929                                          0,           // mac_2 address
930                                          nic_rx_name,
931                                          nic_tx_name);
932
933   // Frame Buffer
934   VciFrameBuffer<vci_param_ext>*  fbuf;
935   fbuf = new VciFrameBuffer<vci_param_ext>( "fbuf",
936                                             IntTab(0, IOX_FBUF_TGT_ID),
937                                             maptab_iox,
938                                             FBUF_X_SIZE, FBUF_Y_SIZE );
939
940   // Block Device
941   // for AHCI
942   // std::vector<std::string> filenames;
943   // filenames.push_back(disk_name);            // one single disk
944   VciBlockDeviceTsar<vci_param_ext>*  bdev;
945   bdev = new VciBlockDeviceTsar<vci_param_ext>( "bdev",
946                                                  maptab_iox,
947                                                  IntTab(0, BDEV_LOCAL_SRCID),
948                                                  IntTab(0, IOX_BDEV_TGT_ID),
949                                                  disk_name,
950                                                  512,        // block size
951                                                  64,         // burst size (bytes)
952                                                  0 );        // disk latency
953
954   // Chained Buffer DMA controller
955   VciChbufDma<vci_param_ext>*  cdma;
956   cdma = new VciChbufDma<vci_param_ext>( "cdma",
957                                          maptab_iox,
958                                          IntTab(0, CDMA_LOCAL_SRCID),
959                                          IntTab(0, IOX_CDMA_TGT_ID),
960                                          64,          // burst size (bytes)
961                                          2*NB_NIC_CHANNELS );
962   // Multi-TTY controller
963   std::vector<std::string> vect_names;
964   for( size_t tid = 0 ; tid < NB_TTY_CHANNELS ; tid++ )
965   {
966      std::ostringstream term_name;
967         term_name <<  "term" << tid;
968         vect_names.push_back(term_name.str().c_str());
969      }
970      VciMultiTty<vci_param_ext>*  mtty;
971      mtty = new VciMultiTty<vci_param_ext>( "mtty",
972                                             IntTab(0, IOX_MTTY_TGT_ID),
973                                             maptab_iox,
974                                             vect_names);
975
976   // IOPIC
977   VciIopic<vci_param_ext>* iopi;
978   iopi = new VciIopic<vci_param_ext>( "iopi",
979                                       maptab_iox,
980                                       IntTab(0, IOPI_LOCAL_SRCID),
981                                       IntTab(0, IOX_IOPI_TGT_ID),
982                                       32 );        // number of input HWI
983   // Clusters
984   TsarIobCluster<vci_param_int,
985                  vci_param_ext,
986                  dspin_int_cmd_width,
987                  dspin_int_rsp_width,
988                  dspin_ram_cmd_width,
989                  dspin_ram_rsp_width>* clusters[XMAX][YMAX];
990
991#if USE_OPENMP
992#pragma omp parallel
993    {
994#pragma omp for
995#endif
996        for(size_t i = 0; i  < (XMAX * YMAX); i++)
997        {
998            size_t x = i / YMAX;
999            size_t y = i % YMAX;
1000
1001#if USE_OPENMP
1002#pragma omp critical
1003            {
1004#endif
1005            std::cout << std::endl;
1006            std::cout << "Cluster_" << std::dec << x << "_" << y << std::endl;
1007            std::cout << std::endl;
1008
1009            const bool is_iob0 = (cluster(x,y) == cluster_iob0);
1010            const bool is_iob1 = (cluster(x,y) == cluster_iob1);
1011            const bool is_io_cluster = is_iob0 || is_iob1;
1012
1013            const int iox_iob_ini_id = is_iob0 ?
1014                IOX_IOB0_INI_ID :
1015                IOX_IOB1_INI_ID ;
1016            const int iox_iob_tgt_id = is_iob0 ?
1017                IOX_IOB0_TGT_ID :
1018                IOX_IOB1_TGT_ID ;
1019
1020            std::ostringstream sc;
1021            sc << "cluster_" << x << "_" << y;
1022            clusters[x][y] = new TsarIobCluster<vci_param_int,
1023                                                vci_param_ext,
1024                                                dspin_int_cmd_width,
1025                                                dspin_int_rsp_width,
1026                                                dspin_ram_cmd_width,
1027                                                dspin_ram_rsp_width>
1028            (
1029                sc.str().c_str(),
1030                NB_PROCS_MAX,
1031                NB_DMA_CHANNELS,
1032                x,
1033                y,
1034                XMAX,
1035                YMAX,
1036
1037                maptab_int,
1038                maptab_ram,
1039                maptab_iox,
1040
1041                x_width,
1042                y_width,
1043                vci_srcid_width - x_width - y_width,            // l_id width,
1044
1045                INT_MEMC_TGT_ID,
1046                INT_XICU_TGT_ID,
1047                INT_MDMA_TGT_ID,
1048                INT_IOBX_TGT_ID,
1049
1050                INT_PROC_INI_ID,
1051                INT_MDMA_INI_ID,
1052                INT_IOBX_INI_ID,
1053
1054                RAM_XRAM_TGT_ID,
1055
1056                RAM_MEMC_INI_ID,
1057                RAM_IOBX_INI_ID,
1058
1059                is_io_cluster,
1060                iox_iob_tgt_id,
1061                iox_iob_ini_id,
1062
1063                MEMC_WAYS,
1064                MEMC_SETS,
1065                L1_IWAYS,
1066                L1_ISETS,
1067                L1_DWAYS,
1068                L1_DSETS,
1069                XRAM_LATENCY,
1070                XCU_NB_INPUTS,
1071
1072                loader,
1073
1074                frozen_cycles,
1075                debug_from,
1076                debug_ok and (cluster(x,y) == debug_memc_id),
1077                debug_ok and (cluster(x,y) == debug_proc_id),
1078                debug_ok and debug_iob
1079            );
1080
1081#if USE_OPENMP
1082            } // end critical
1083#endif
1084        } // end for
1085#if USE_OPENMP
1086    }
1087#endif
1088
1089    std::cout << std::endl;
1090
1091    ///////////////////////////////////////////////////////////////////////////////
1092    //     Net-list
1093    ///////////////////////////////////////////////////////////////////////////////
1094
1095    // IOX network connexion
1096    iox_network->p_clk                                   (signal_clk);
1097    iox_network->p_resetn                                (signal_resetn);
1098    iox_network->p_to_ini[IOX_IOB0_INI_ID]               (signal_vci_ini_iob0);
1099    iox_network->p_to_ini[IOX_BDEV_INI_ID]               (signal_vci_ini_bdev);
1100    iox_network->p_to_ini[IOX_CDMA_INI_ID]               (signal_vci_ini_cdma);
1101    iox_network->p_to_ini[IOX_IOPI_INI_ID]               (signal_vci_ini_iopi);
1102
1103    iox_network->p_to_tgt[IOX_IOB0_TGT_ID]               (signal_vci_tgt_iob0);
1104    iox_network->p_to_tgt[IOX_MTTY_TGT_ID]               (signal_vci_tgt_mtty);
1105    iox_network->p_to_tgt[IOX_FBUF_TGT_ID]               (signal_vci_tgt_fbuf);
1106    iox_network->p_to_tgt[IOX_MNIC_TGT_ID]               (signal_vci_tgt_mnic);
1107    iox_network->p_to_tgt[IOX_BROM_TGT_ID]               (signal_vci_tgt_brom);
1108    iox_network->p_to_tgt[IOX_BDEV_TGT_ID]               (signal_vci_tgt_bdev);
1109    iox_network->p_to_tgt[IOX_CDMA_TGT_ID]               (signal_vci_tgt_cdma);
1110    iox_network->p_to_tgt[IOX_IOPI_TGT_ID]               (signal_vci_tgt_iopi);
1111
1112    if (cluster_iob0 != cluster_iob1)
1113    {
1114        iox_network->p_to_ini[IOX_IOB1_INI_ID]           (signal_vci_ini_iob1);
1115        iox_network->p_to_tgt[IOX_IOB1_TGT_ID]           (signal_vci_tgt_iob1);
1116    }
1117
1118    // BDEV connexion
1119    bdev->p_clk                                          (signal_clk);
1120    bdev->p_resetn                                       (signal_resetn);
1121    bdev->p_irq                                          (signal_irq_bdev);
1122    bdev->p_vci_target                                   (signal_vci_tgt_bdev);
1123    bdev->p_vci_initiator                                (signal_vci_ini_bdev);
1124
1125    std::cout << "  - BDEV connected" << std::endl;
1126
1127    // FBUF connexion
1128    fbuf->p_clk                                          (signal_clk);
1129    fbuf->p_resetn                                       (signal_resetn);
1130    fbuf->p_vci                                          (signal_vci_tgt_fbuf);
1131
1132    std::cout << "  - FBUF connected" << std::endl;
1133
1134    // MNIC connexion
1135    mnic->p_clk                                          (signal_clk);
1136    mnic->p_resetn                                       (signal_resetn);
1137    mnic->p_vci                                          (signal_vci_tgt_mnic);
1138    for ( size_t i=0 ; i<NB_NIC_CHANNELS ; i++ )
1139    {
1140         mnic->p_rx_irq[i]                               (signal_irq_mnic_rx[i]);
1141         mnic->p_tx_irq[i]                               (signal_irq_mnic_tx[i]);
1142    }
1143
1144    std::cout << "  - MNIC connected" << std::endl;
1145
1146    // BROM connexion
1147    brom->p_clk                                          (signal_clk);
1148    brom->p_resetn                                       (signal_resetn);
1149    brom->p_vci                                          (signal_vci_tgt_brom);
1150
1151    std::cout << "  - BROM connected" << std::endl;
1152
1153    // MTTY connexion
1154    mtty->p_clk                                          (signal_clk);
1155    mtty->p_resetn                                       (signal_resetn);
1156    mtty->p_vci                                          (signal_vci_tgt_mtty);
1157    mtty->p_irq[0]                                       (signal_irq_mtty_rx);
1158
1159    std::cout << "  - MTTY connected" << std::endl;
1160
1161    // CDMA connexion
1162    cdma->p_clk                                          (signal_clk);
1163    cdma->p_resetn                                       (signal_resetn);
1164    cdma->p_vci_target                                   (signal_vci_tgt_cdma);
1165    cdma->p_vci_initiator                                (signal_vci_ini_cdma);
1166    for ( size_t i=0 ; i<(NB_NIC_CHANNELS*2) ; i++)
1167    {
1168        cdma->p_irq[i]                                   (signal_irq_cdma[i]);
1169    }
1170
1171    std::cout << "  - CDMA connected" << std::endl;
1172
1173    // IOPI connexion
1174    iopi->p_clk                                          (signal_clk);
1175    iopi->p_resetn                                       (signal_resetn);
1176    iopi->p_vci_target                                   (signal_vci_tgt_iopi);
1177    iopi->p_vci_initiator                                (signal_vci_ini_iopi);
1178    for ( size_t i=0 ; i<32 ; i++)
1179    {
1180       if     (i < NB_NIC_CHANNELS)    iopi->p_hwi[i] (signal_irq_mnic_rx[i]);
1181       else if(i < 2 )                 iopi->p_hwi[i] (signal_irq_false);
1182       else if(i < 2+NB_NIC_CHANNELS)  iopi->p_hwi[i] (signal_irq_mnic_tx[i-2]);
1183       else if(i < 4 )                 iopi->p_hwi[i] (signal_irq_false);
1184       else if(i < 4+NB_CMA_CHANNELS)  iopi->p_hwi[i] (signal_irq_cdma[i-4]);
1185       else if(i < 8)                  iopi->p_hwi[i] (signal_irq_false);
1186       else if(i == 8)                 iopi->p_hwi[i] (signal_irq_bdev);
1187       else if(i == 9)                 iopi->p_hwi[i] (signal_irq_mtty_rx);
1188       else                            iopi->p_hwi[i] (signal_irq_false);
1189    }
1190
1191    std::cout << "  - IOPIC connected" << std::endl;
1192
1193
1194    // IOB0 cluster connexion to IOX network
1195    (*clusters[0][0]->p_vci_iob_iox_ini) (signal_vci_ini_iob0);
1196    (*clusters[0][0]->p_vci_iob_iox_tgt) (signal_vci_tgt_iob0);
1197
1198    // IOB1 cluster connexion to IOX network
1199    // (only when there is more than 1 cluster)
1200    if ( cluster_iob0 != cluster_iob1 )
1201    {
1202        (*clusters[XMAX-1][YMAX-1]->p_vci_iob_iox_ini) (signal_vci_ini_iob1);
1203        (*clusters[XMAX-1][YMAX-1]->p_vci_iob_iox_tgt) (signal_vci_tgt_iob1);
1204    }
1205
1206    // All clusters Clock & RESET connexions
1207    for ( size_t x = 0; x < (XMAX); x++ )
1208    {
1209        for (size_t y = 0; y < YMAX; y++)
1210        {
1211            clusters[x][y]->p_clk     (signal_clk);
1212            clusters[x][y]->p_resetn  (signal_resetn);
1213        }
1214    }
1215
1216   // Inter Clusters horizontal connections
1217   if (XMAX > 1)
1218   {
1219      for (size_t x = 0; x < (XMAX-1); x++)
1220      {
1221         for (size_t y = 0; y < YMAX; y++)
1222         {
1223            for (size_t k = 0; k < 3; k++)
1224            {
1225               clusters[x][y]->p_dspin_int_cmd_out[EAST][k]      (signal_dspin_int_cmd_h_inc[x][y][k]);
1226               clusters[x+1][y]->p_dspin_int_cmd_in[WEST][k]     (signal_dspin_int_cmd_h_inc[x][y][k]);
1227               clusters[x][y]->p_dspin_int_cmd_in[EAST][k]       (signal_dspin_int_cmd_h_dec[x][y][k]);
1228               clusters[x+1][y]->p_dspin_int_cmd_out[WEST][k]    (signal_dspin_int_cmd_h_dec[x][y][k]);
1229            }
1230
1231            for (size_t k = 0; k < 2; k++)
1232            {
1233               clusters[x][y]->p_dspin_int_rsp_out[EAST][k]      (signal_dspin_int_rsp_h_inc[x][y][k]);
1234               clusters[x+1][y]->p_dspin_int_rsp_in[WEST][k]     (signal_dspin_int_rsp_h_inc[x][y][k]);
1235               clusters[x][y]->p_dspin_int_rsp_in[EAST][k]       (signal_dspin_int_rsp_h_dec[x][y][k]);
1236               clusters[x+1][y]->p_dspin_int_rsp_out[WEST][k]    (signal_dspin_int_rsp_h_dec[x][y][k]);
1237            }
1238
1239            clusters[x][y]->p_dspin_ram_cmd_out[EAST]      (signal_dspin_ram_cmd_h_inc[x][y]);
1240            clusters[x+1][y]->p_dspin_ram_cmd_in[WEST]     (signal_dspin_ram_cmd_h_inc[x][y]);
1241            clusters[x][y]->p_dspin_ram_cmd_in[EAST]       (signal_dspin_ram_cmd_h_dec[x][y]);
1242            clusters[x+1][y]->p_dspin_ram_cmd_out[WEST]    (signal_dspin_ram_cmd_h_dec[x][y]);
1243            clusters[x][y]->p_dspin_ram_rsp_out[EAST]      (signal_dspin_ram_rsp_h_inc[x][y]);
1244            clusters[x+1][y]->p_dspin_ram_rsp_in[WEST]     (signal_dspin_ram_rsp_h_inc[x][y]);
1245            clusters[x][y]->p_dspin_ram_rsp_in[EAST]       (signal_dspin_ram_rsp_h_dec[x][y]);
1246            clusters[x+1][y]->p_dspin_ram_rsp_out[WEST]    (signal_dspin_ram_rsp_h_dec[x][y]);
1247         }
1248      }
1249   }
1250
1251   std::cout << std::endl << "Horizontal connections established" << std::endl;
1252
1253   // Inter Clusters vertical connections
1254   if (YMAX > 1)
1255   {
1256      for (size_t y = 0; y < (YMAX-1); y++)
1257      {
1258         for (size_t x = 0; x < XMAX; x++)
1259         {
1260            for (size_t k = 0; k < 3; k++)
1261            {
1262               clusters[x][y]->p_dspin_int_cmd_out[NORTH][k]     (signal_dspin_int_cmd_v_inc[x][y][k]);
1263               clusters[x][y+1]->p_dspin_int_cmd_in[SOUTH][k]    (signal_dspin_int_cmd_v_inc[x][y][k]);
1264               clusters[x][y]->p_dspin_int_cmd_in[NORTH][k]      (signal_dspin_int_cmd_v_dec[x][y][k]);
1265               clusters[x][y+1]->p_dspin_int_cmd_out[SOUTH][k]   (signal_dspin_int_cmd_v_dec[x][y][k]);
1266            }
1267
1268            for (size_t k = 0; k < 2; k++)
1269            {
1270               clusters[x][y]->p_dspin_int_rsp_out[NORTH][k]     (signal_dspin_int_rsp_v_inc[x][y][k]);
1271               clusters[x][y+1]->p_dspin_int_rsp_in[SOUTH][k]    (signal_dspin_int_rsp_v_inc[x][y][k]);
1272               clusters[x][y]->p_dspin_int_rsp_in[NORTH][k]      (signal_dspin_int_rsp_v_dec[x][y][k]);
1273               clusters[x][y+1]->p_dspin_int_rsp_out[SOUTH][k]   (signal_dspin_int_rsp_v_dec[x][y][k]);
1274            }
1275
1276            clusters[x][y]->p_dspin_ram_cmd_out[NORTH]     (signal_dspin_ram_cmd_v_inc[x][y]);
1277            clusters[x][y+1]->p_dspin_ram_cmd_in[SOUTH]    (signal_dspin_ram_cmd_v_inc[x][y]);
1278            clusters[x][y]->p_dspin_ram_cmd_in[NORTH]      (signal_dspin_ram_cmd_v_dec[x][y]);
1279            clusters[x][y+1]->p_dspin_ram_cmd_out[SOUTH]   (signal_dspin_ram_cmd_v_dec[x][y]);
1280            clusters[x][y]->p_dspin_ram_rsp_out[NORTH]     (signal_dspin_ram_rsp_v_inc[x][y]);
1281            clusters[x][y+1]->p_dspin_ram_rsp_in[SOUTH]    (signal_dspin_ram_rsp_v_inc[x][y]);
1282            clusters[x][y]->p_dspin_ram_rsp_in[NORTH]      (signal_dspin_ram_rsp_v_dec[x][y]);
1283            clusters[x][y+1]->p_dspin_ram_rsp_out[SOUTH]   (signal_dspin_ram_rsp_v_dec[x][y]);
1284         }
1285      }
1286   }
1287
1288   std::cout << "Vertical connections established" << std::endl;
1289
1290   // East & West boundary cluster connections
1291   for (size_t y = 0; y < YMAX; y++)
1292   {
1293      for (size_t k = 0; k < 3; k++)
1294      {
1295         clusters[0][y]->p_dspin_int_cmd_in[WEST][k]          (signal_dspin_false_int_cmd_in[0][y][WEST][k]);
1296         clusters[0][y]->p_dspin_int_cmd_out[WEST][k]         (signal_dspin_false_int_cmd_out[0][y][WEST][k]);
1297         clusters[XMAX-1][y]->p_dspin_int_cmd_in[EAST][k]     (signal_dspin_false_int_cmd_in[XMAX-1][y][EAST][k]);
1298         clusters[XMAX-1][y]->p_dspin_int_cmd_out[EAST][k]    (signal_dspin_false_int_cmd_out[XMAX-1][y][EAST][k]);
1299      }
1300
1301      for (size_t k = 0; k < 2; k++)
1302      {
1303         clusters[0][y]->p_dspin_int_rsp_in[WEST][k]          (signal_dspin_false_int_rsp_in[0][y][WEST][k]);
1304         clusters[0][y]->p_dspin_int_rsp_out[WEST][k]         (signal_dspin_false_int_rsp_out[0][y][WEST][k]);
1305         clusters[XMAX-1][y]->p_dspin_int_rsp_in[EAST][k]     (signal_dspin_false_int_rsp_in[XMAX-1][y][EAST][k]);
1306         clusters[XMAX-1][y]->p_dspin_int_rsp_out[EAST][k]    (signal_dspin_false_int_rsp_out[XMAX-1][y][EAST][k]);
1307      }
1308
1309     clusters[0][y]->p_dspin_ram_cmd_in[WEST]       (signal_dspin_false_ram_cmd_in[0][y][WEST]);
1310     clusters[0][y]->p_dspin_ram_cmd_out[WEST]      (signal_dspin_false_ram_cmd_out[0][y][WEST]);
1311     clusters[0][y]->p_dspin_ram_rsp_in[WEST]       (signal_dspin_false_ram_rsp_in[0][y][WEST]);
1312     clusters[0][y]->p_dspin_ram_rsp_out[WEST]      (signal_dspin_false_ram_rsp_out[0][y][WEST]);
1313
1314     clusters[XMAX-1][y]->p_dspin_ram_cmd_in[EAST]  (signal_dspin_false_ram_cmd_in[XMAX-1][y][EAST]);
1315     clusters[XMAX-1][y]->p_dspin_ram_cmd_out[EAST] (signal_dspin_false_ram_cmd_out[XMAX-1][y][EAST]);
1316     clusters[XMAX-1][y]->p_dspin_ram_rsp_in[EAST]  (signal_dspin_false_ram_rsp_in[XMAX-1][y][EAST]);
1317     clusters[XMAX-1][y]->p_dspin_ram_rsp_out[EAST] (signal_dspin_false_ram_rsp_out[XMAX-1][y][EAST]);
1318   }
1319
1320   std::cout << "East & West boundaries established" << std::endl;
1321
1322   // North & South boundary clusters connections
1323   for (size_t x = 0; x < XMAX; x++)
1324   {
1325      for (size_t k = 0; k < 3; k++)
1326      {
1327         clusters[x][0]->p_dspin_int_cmd_in[SOUTH][k]         (signal_dspin_false_int_cmd_in[x][0][SOUTH][k]);
1328         clusters[x][0]->p_dspin_int_cmd_out[SOUTH][k]        (signal_dspin_false_int_cmd_out[x][0][SOUTH][k]);
1329         clusters[x][YMAX-1]->p_dspin_int_cmd_in[NORTH][k]    (signal_dspin_false_int_cmd_in[x][YMAX-1][NORTH][k]);
1330         clusters[x][YMAX-1]->p_dspin_int_cmd_out[NORTH][k]   (signal_dspin_false_int_cmd_out[x][YMAX-1][NORTH][k]);
1331      }
1332
1333      for (size_t k = 0; k < 2; k++)
1334      {
1335         clusters[x][0]->p_dspin_int_rsp_in[SOUTH][k]         (signal_dspin_false_int_rsp_in[x][0][SOUTH][k]);
1336         clusters[x][0]->p_dspin_int_rsp_out[SOUTH][k]        (signal_dspin_false_int_rsp_out[x][0][SOUTH][k]);
1337         clusters[x][YMAX-1]->p_dspin_int_rsp_in[NORTH][k]    (signal_dspin_false_int_rsp_in[x][YMAX-1][NORTH][k]);
1338         clusters[x][YMAX-1]->p_dspin_int_rsp_out[NORTH][k]   (signal_dspin_false_int_rsp_out[x][YMAX-1][NORTH][k]);
1339      }
1340
1341      clusters[x][0]->p_dspin_ram_cmd_in[SOUTH]       (signal_dspin_false_ram_cmd_in[x][0][SOUTH]);
1342      clusters[x][0]->p_dspin_ram_cmd_out[SOUTH]      (signal_dspin_false_ram_cmd_out[x][0][SOUTH]);
1343      clusters[x][0]->p_dspin_ram_rsp_in[SOUTH]       (signal_dspin_false_ram_rsp_in[x][0][SOUTH]);
1344      clusters[x][0]->p_dspin_ram_rsp_out[SOUTH]      (signal_dspin_false_ram_rsp_out[x][0][SOUTH]);
1345
1346      clusters[x][YMAX-1]->p_dspin_ram_cmd_in[NORTH]  (signal_dspin_false_ram_cmd_in[x][YMAX-1][NORTH]);
1347      clusters[x][YMAX-1]->p_dspin_ram_cmd_out[NORTH] (signal_dspin_false_ram_cmd_out[x][YMAX-1][NORTH]);
1348      clusters[x][YMAX-1]->p_dspin_ram_rsp_in[NORTH]  (signal_dspin_false_ram_rsp_in[x][YMAX-1][NORTH]);
1349      clusters[x][YMAX-1]->p_dspin_ram_rsp_out[NORTH] (signal_dspin_false_ram_rsp_out[x][YMAX-1][NORTH]);
1350   }
1351
1352   std::cout << "North & South boundaries established" << std::endl << std::endl;
1353
1354   ////////////////////////////////////////////////////////
1355   //   Simulation
1356   ///////////////////////////////////////////////////////
1357
1358   sc_start(sc_core::sc_time(0, SC_NS));
1359
1360   signal_resetn = false;
1361   signal_irq_false = false;
1362
1363   // network boundaries signals
1364   for (size_t x = 0; x < XMAX ; x++)
1365   {
1366      for (size_t y = 0; y < YMAX ; y++)
1367      {
1368         for (size_t a = 0; a < 4; a++)
1369         {
1370            for (size_t k = 0; k < 3; k++)
1371            {
1372               signal_dspin_false_int_cmd_in[x][y][a][k].write = false;
1373               signal_dspin_false_int_cmd_in[x][y][a][k].read = true;
1374               signal_dspin_false_int_cmd_out[x][y][a][k].write = false;
1375               signal_dspin_false_int_cmd_out[x][y][a][k].read = true;
1376            }
1377
1378            for (size_t k = 0; k < 2; k++)
1379            {
1380               signal_dspin_false_int_rsp_in[x][y][a][k].write = false;
1381               signal_dspin_false_int_rsp_in[x][y][a][k].read = true;
1382               signal_dspin_false_int_rsp_out[x][y][a][k].write = false;
1383               signal_dspin_false_int_rsp_out[x][y][a][k].read = true;
1384            }
1385
1386            signal_dspin_false_ram_cmd_in[x][y][a].write = false;
1387            signal_dspin_false_ram_cmd_in[x][y][a].read = true;
1388            signal_dspin_false_ram_cmd_out[x][y][a].write = false;
1389            signal_dspin_false_ram_cmd_out[x][y][a].read = true;
1390
1391            signal_dspin_false_ram_rsp_in[x][y][a].write = false;
1392            signal_dspin_false_ram_rsp_in[x][y][a].read = true;
1393            signal_dspin_false_ram_rsp_out[x][y][a].write = false;
1394            signal_dspin_false_ram_rsp_out[x][y][a].read = true;
1395         }
1396      }
1397   }
1398
1399    sc_start(sc_core::sc_time(1, SC_NS));
1400    signal_resetn = true;
1401
1402
1403    // simulation loop
1404    struct timeval t1,t2;
1405    gettimeofday(&t1, NULL);
1406
1407    for (size_t n = 1; n < ncycles; n++)
1408    {
1409        // stats display
1410        if( (n % 1000000) == 0)
1411        {
1412            gettimeofday(&t2, NULL);
1413
1414            uint64_t ms1 = (uint64_t) t1.tv_sec  * 1000ULL +
1415                           (uint64_t) t1.tv_usec / 1000;
1416            uint64_t ms2 = (uint64_t) t2.tv_sec  * 1000ULL +
1417                           (uint64_t) t2.tv_usec / 1000;
1418            std::cerr << "### cycle = " << n
1419                      << " / frequency = "
1420                      << (double) 1000000 / (double) (ms2 - ms1) << "Khz"
1421                      << std::endl;
1422
1423            gettimeofday(&t1, NULL);
1424        }
1425
1426        // Monitor a specific address for one L1 cache
1427        // clusters[1][1]->proc[0]->cache_monitor(0x50090ULL);
1428
1429        // Monitor a specific address for one L2 cache
1430        // clusters[0][0]->memc->cache_monitor( 0x170000ULL);
1431
1432        // Monitor a specific address for one XRAM
1433        // if (n == 3000000) clusters[0][0]->xram->start_monitor( 0x170000ULL , 64);
1434
1435        if (debug_ok and (n > debug_from) and (n % debug_period == 0))
1436        {
1437            std::cout << "****************** cycle " << std::dec << n ;
1438            std::cout << " ************************************************" << std::endl;
1439
1440            // trace proc[debug_proc_id]
1441            if ( debug_proc_id != 0xFFFFFFFF )
1442            {
1443                size_t l          = debug_proc_id % NB_PROCS_MAX ;
1444                size_t cluster_xy = debug_proc_id / NB_PROCS_MAX ;
1445                size_t x          = cluster_xy >> 4;
1446                size_t y          = cluster_xy & 0xF;
1447
1448                clusters[x][y]->proc[l]->print_trace(1);
1449                std::ostringstream proc_signame;
1450                proc_signame << "[SIG]PROC_" << x << "_" << y << "_" << l ;
1451                clusters[x][y]->signal_int_vci_ini_proc[l].print_trace(proc_signame.str());
1452
1453                clusters[x][y]->xicu->print_trace(l);
1454                std::ostringstream xicu_signame;
1455                xicu_signame << "[SIG]XICU_" << x << "_" << y;
1456                clusters[x][y]->signal_int_vci_tgt_xicu.print_trace(xicu_signame.str());
1457
1458//              clusters[x][y]->mdma->print_trace();
1459//              std::ostringstream mdma_signame;
1460//              mdma_signame << "[SIG]MDMA_" << x << "_" << y;
1461//              clusters[x][y]->signal_int_vci_tgt_mdma.print_trace(mdma_signame.str());
1462
1463                if( clusters[x][y]->signal_proc_it[l].read() )
1464                    std::cout << "### IRQ_PROC_" << std::dec
1465                              << x << "_" << y << "_" << l << " ACTIVE" << std::endl;
1466            }
1467
1468            // trace memc[debug_memc_id]
1469            if ( debug_memc_id != 0xFFFFFFFF )
1470            {
1471                size_t x = debug_memc_id >> 4;
1472                size_t y = debug_memc_id & 0xF;
1473
1474                clusters[x][y]->memc->print_trace(0);
1475                std::ostringstream smemc_tgt;
1476                smemc_tgt << "[SIG]MEMC_TGT_" << x << "_" << y;
1477                clusters[x][y]->signal_int_vci_tgt_memc.print_trace(smemc_tgt.str());
1478                std::ostringstream smemc_ini;
1479                smemc_ini << "[SIG]MEMC_INI_" << x << "_" << y;
1480                clusters[x][y]->signal_ram_vci_ini_memc.print_trace(smemc_ini.str());
1481
1482                clusters[x][y]->xram->print_trace();
1483                std::ostringstream sxram_tgt;
1484                sxram_tgt << "[SIG]XRAM_TGT_" << x << "_" << y;
1485                clusters[x][y]->signal_ram_vci_tgt_xram.print_trace(sxram_tgt.str());
1486            }
1487
1488
1489            // trace XRAM and XRAM network routers in cluster[debug_xram_id]
1490            if ( debug_xram_id != 0xFFFFFFFF )
1491            {
1492                size_t x = debug_xram_id >> 4;
1493                size_t y = debug_xram_id & 0xF;
1494
1495                clusters[x][y]->xram->print_trace();
1496                std::ostringstream sxram_tgt;
1497                sxram_tgt << "[SIG]XRAM_TGT_" << x << "_" << y;
1498                clusters[x][y]->signal_ram_vci_tgt_xram.print_trace(sxram_tgt.str());
1499
1500                clusters[x][y]->ram_router_cmd->print_trace();
1501                clusters[x][y]->ram_router_rsp->print_trace();
1502            }
1503
1504            // trace iob, iox and external peripherals
1505            if ( debug_iob )
1506            {
1507                clusters[0][0]->iob->print_trace();
1508                clusters[XMAX-1][YMAX-1]->iob->print_trace();
1509//              clusters[0][0]->signal_int_vci_tgt_iobx.print_trace( "[SIG]IOB0_INT_TGT");
1510//              clusters[0][0]->signal_int_vci_ini_iobx.print_trace( "[SIG]IOB0_INT_INI");
1511//              clusters[0][0]->signal_ram_vci_ini_iobx.print_trace( "[SIG]IOB0_RAM_INI");
1512
1513                signal_vci_ini_iob0.print_trace("[SIG]IOB0_IOX_INI");
1514                signal_vci_tgt_iob0.print_trace("[SIG]IOB0_IOX_TGT");
1515
1516//              cdma->print_trace();
1517//              signal_vci_tgt_cdma.print_trace("[SIG]IOX_CDMA_TGT");
1518//              signal_vci_ini_cdma.print_trace("[SIG]IOX_CDMA_INI");
1519
1520//              brom->print_trace();
1521//              signal_vci_tgt_brom.print_trace("[SIG]IOX_BROM_TGT");
1522
1523//              mtty->print_trace();
1524//              signal_vci_tgt_mtty.print_trace("[SIG]IOX_MTTY_TGT");
1525
1526                bdev->print_trace();
1527                signal_vci_tgt_bdev.print_trace("[SIG]BDEV_TGT");
1528                signal_vci_ini_bdev.print_trace("[SIG]BDEV_INI");
1529
1530                mnic->print_trace();
1531                signal_vci_tgt_mnic.print_trace("[SIG]MNIC_TGT");
1532
1533//              fbuf->print_trace();
1534//              signal_vci_tgt_fbuf.print_trace("[SIG]FBUF");
1535
1536                iopi->print_trace();
1537                signal_vci_ini_iopi.print_trace("[SIG]IOPI_INI");
1538                signal_vci_tgt_iopi.print_trace("[SIG]IOPI_TGT");
1539                iox_network->print_trace();
1540
1541                // interrupts
1542                if (signal_irq_bdev)       std::cout << "### IRQ_BDEV ACTIVE"       << std::endl;
1543                if (signal_irq_mtty_rx)    std::cout << "### IRQ_MTTY ACTIVE"       << std::endl;
1544                if (signal_irq_mnic_rx[0]) std::cout << "### IRQ_MNIC_RX[0] ACTIVE" << std::endl;
1545                if (signal_irq_mnic_rx[1]) std::cout << "### IRQ_MNIC_RX[1] ACTIVE" << std::endl;
1546                if (signal_irq_mnic_tx[0]) std::cout << "### IRQ_MNIC_TX[0] ACTIVE" << std::endl;
1547                if (signal_irq_mnic_tx[1]) std::cout << "### IRQ_MNIC_TX[1] ACTIVE" << std::endl;
1548            }
1549        }
1550
1551        sc_start(sc_core::sc_time(1, SC_NS));
1552    }
1553    return EXIT_SUCCESS;
1554}
1555
1556int sc_main (int argc, char *argv[])
1557{
1558   try {
1559      return _main(argc, argv);
1560   } catch (std::exception &e) {
1561      std::cout << e.what() << std::endl;
1562   } catch (...) {
1563      std::cout << "Unknown exception occured" << std::endl;
1564      throw;
1565   }
1566   return 1;
1567}
1568
1569
1570// Local Variables:
1571// tab-width: 3
1572// c-basic-offset: 3
1573// c-file-offsets:((innamespace . 0)(inline-open . 0))
1574// indent-tabs-mode: nil
1575// End:
1576
1577// vim: filetype=cpp:expandtab:shiftwidth=3:tabstop=3:softtabstop=3
1578
1579
1580
Note: See TracBrowser for help on using the repository browser.