source: trunk/platforms/tsar_generic_iob/tsar_iob_cluster/caba/source/include/tsar_iob_cluster.h @ 980

Last change on this file since 980 was 972, checked in by alain, 9 years ago

Modify the tsar_generic_iob platform:
The vci_multi_dma component replicated in all cluster is replaced by a vci_mwmr_dma component.
This new component supports all hardware coprocessors respection the "coproc" interface.
Amongst the available coprocessors (defined in the SocLib? "coprocessor_components" directory)
the MWR_CPY coprocessor provide an improved memory copy service throughput x 2).
File size: 11.9 KB
RevLine 
[450]1//////////////////////////////////////////////////////////////////////////////
2// File: tsar_iob_cluster.h
3// Author: Alain Greiner
4// Copyright: UPMC/LIP6
5// Date : april 2013
6// This program is released under the GNU public license
7//////////////////////////////////////////////////////////////////////////////
8
9#ifndef SOCLIB_CABA_TSAR_IOB_CLUSTER_H
10#define SOCLIB_CABA_TSAR_IOB_CLUSTER_H
11
12#include <systemc>
13#include <sys/time.h>
14#include <iostream>
15#include <sstream>
16#include <cstdlib>
17#include <cstdarg>
18
19#include "gdbserver.h"
20#include "mapping_table.h"
21#include "mips32.h"
22#include "vci_simple_ram.h"
23#include "vci_xicu.h"
[693]24#include "vci_local_crossbar.h"
[450]25#include "dspin_local_crossbar.h"
26#include "vci_dspin_initiator_wrapper.h"
27#include "vci_dspin_target_wrapper.h"
[718]28#include "dspin_router.h"
[450]29#include "virtual_dspin_router.h"
[972]30#include "vci_mwmr_dma.h"
[450]31#include "vci_mem_cache.h"
32#include "vci_cc_vcache_wrapper.h"
33#include "vci_io_bridge.h"
[972]34#include "coproc_signals.h"
35#include "coproc_gcd.h"
36#include "coproc_dct.h"
37#include "coproc_cpy.h"
[450]38
[693]39namespace soclib { namespace caba   {
[450]40
41///////////////////////////////////////////////////////////////////////////
42template<typename vci_param_int, 
43         typename vci_param_ext,
44         size_t   dspin_int_cmd_width, 
45         size_t   dspin_int_rsp_width,
46         size_t   dspin_ram_cmd_width,
47         size_t   dspin_ram_rsp_width>
48class TsarIobCluster
49///////////////////////////////////////////////////////////////////////////
50    : public soclib::caba::BaseModule
51{
52
53  public:
54
[693]55    // Ports
56    sc_in<bool>                                        p_clk;
57    sc_in<bool>                                        p_resetn;
[450]58
[550]59    // Thes two ports are used to connect IOB to IOX nework in top cell
60    soclib::caba::VciInitiator<vci_param_ext>*         p_vci_iob_iox_ini;
61    soclib::caba::VciTarget<vci_param_ext>*            p_vci_iob_iox_tgt; 
[450]62
[550]63    // These arrays of ports are used to connect the INT & RAM networks in top cell
[693]64    soclib::caba::DspinOutput<dspin_int_cmd_width>**   p_dspin_int_cmd_out;
65    soclib::caba::DspinInput<dspin_int_cmd_width>**    p_dspin_int_cmd_in;
[450]66    soclib::caba::DspinOutput<dspin_int_rsp_width>**   p_dspin_int_rsp_out;
67    soclib::caba::DspinInput<dspin_int_rsp_width>**    p_dspin_int_rsp_in;
68
[693]69    soclib::caba::DspinOutput<dspin_ram_cmd_width>*    p_dspin_ram_cmd_out;
70    soclib::caba::DspinInput<dspin_ram_cmd_width>*     p_dspin_ram_cmd_in;
[450]71    soclib::caba::DspinOutput<dspin_ram_rsp_width>*    p_dspin_ram_rsp_out;
72    soclib::caba::DspinInput<dspin_ram_rsp_width>*     p_dspin_ram_rsp_in;
73
74    // interrupt signals
[693]75    sc_signal<bool>                       signal_false;
[959]76    sc_signal<bool>                       signal_proc_it[32];
[972]77    sc_signal<bool>                       signal_irq_mwmr;
[693]78    sc_signal<bool>                       signal_irq_memc;
79   
[972]80    // Coprocessor signals
81    CoprocSignals<uint32_t,uint8_t>       signal_to_coproc[8];
82    CoprocSignals<uint32_t,uint8_t>       signal_from_coproc[8];
83    sc_signal<uint32_t>                   signal_config_coproc[8];
84    sc_signal<uint32_t>                   signal_status_coproc[8];
85
[693]86    // INT network DSPIN signals between DSPIN routers and DSPIN local_crossbars
87    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_cmd_l2g_d; 
88    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_cmd_g2l_d; 
89    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_m2p_l2g_c;
90    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_m2p_g2l_c; 
91    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_clack_l2g_c;
92    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_clack_g2l_c;
93    DspinSignals<dspin_int_rsp_width>     signal_int_dspin_rsp_l2g_d; 
94    DspinSignals<dspin_int_rsp_width>     signal_int_dspin_rsp_g2l_d; 
95    DspinSignals<dspin_int_rsp_width>     signal_int_dspin_p2m_l2g_c;
96    DspinSignals<dspin_int_rsp_width>     signal_int_dspin_p2m_g2l_c;
[450]97
[693]98    // INT network VCI signals between VCI components and VCI local crossbar
99    VciSignals<vci_param_int>             signal_int_vci_ini_proc[8]; 
[972]100    VciSignals<vci_param_int>             signal_int_vci_ini_mwmr; 
[693]101    VciSignals<vci_param_int>             signal_int_vci_ini_iobx; 
[450]102
[693]103    VciSignals<vci_param_int>             signal_int_vci_tgt_memc;
104    VciSignals<vci_param_int>             signal_int_vci_tgt_xicu;
[972]105    VciSignals<vci_param_int>             signal_int_vci_tgt_mwmr;
[693]106    VciSignals<vci_param_int>             signal_int_vci_tgt_iobx;
[450]107
[693]108    VciSignals<vci_param_int>             signal_int_vci_l2g;
109    VciSignals<vci_param_int>             signal_int_vci_g2l;
[450]110
[693]111    // Coherence DSPIN signals between DSPIN local crossbars and CC components
112    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_m2p_memc;
113    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_clack_memc;
114    DspinSignals<dspin_int_rsp_width>     signal_int_dspin_p2m_memc;
115    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_m2p_proc[8];
116    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_clack_proc[8];
117    DspinSignals<dspin_int_rsp_width>     signal_int_dspin_p2m_proc[8];
[450]118
[693]119    // RAM network VCI signals between VCI components and VCI/DSPIN wrappers
120    VciSignals<vci_param_ext>             signal_ram_vci_ini_memc;
121    VciSignals<vci_param_ext>             signal_ram_vci_ini_iobx;
122    VciSignals<vci_param_ext>             signal_ram_vci_tgt_xram;
[450]123
[718]124    // RAM network DSPIN signals between VCI/DSPIN wrappers, RAM dspin crossbar
125    // and routers
[693]126    DspinSignals<dspin_ram_cmd_width>     signal_ram_dspin_cmd_xram_t;
127    DspinSignals<dspin_ram_rsp_width>     signal_ram_dspin_rsp_xram_t;
128    DspinSignals<dspin_ram_cmd_width>     signal_ram_dspin_cmd_memc_i;
129    DspinSignals<dspin_ram_rsp_width>     signal_ram_dspin_rsp_memc_i;
[718]130    DspinSignals<dspin_ram_cmd_width>     signal_ram_dspin_cmd_iob_i;
131    DspinSignals<dspin_ram_rsp_width>     signal_ram_dspin_rsp_iob_i;
132    DspinSignals<dspin_ram_cmd_width>     signal_ram_dspin_cmd_xbar;
133    DspinSignals<dspin_ram_rsp_width>     signal_ram_dspin_rsp_xbar;
134    DspinSignals<dspin_ram_cmd_width>     signal_ram_dspin_cmd_false;
135    DspinSignals<dspin_ram_rsp_width>     signal_ram_dspin_rsp_false;
[450]136 
137    //////////////////////////////////////
138    // Hardwate Components (pointers)
139    //////////////////////////////////////
140    VciCcVCacheWrapper<vci_param_int, 
141                       dspin_int_cmd_width,
142                       dspin_int_rsp_width,
143                       GdbServer<Mips32ElIss> >*      proc[8];
144
145    VciMemCache<vci_param_int,
146                vci_param_ext, 
147                dspin_int_rsp_width, 
148                dspin_int_cmd_width>*                 memc;
149
150    VciDspinInitiatorWrapper<vci_param_ext,
151                             dspin_ram_cmd_width,
152                             dspin_ram_rsp_width>*    memc_ram_wi;
153
[693]154    VciXicu<vci_param_int>*                           xicu;
[450]155
[972]156    VciMwmrDma<vci_param_int>*                        mwmr;
[450]157
[972]158    CoprocGcd*                                        gcd;
159    CoprocDct*                                        dct;
160    CoprocCpy*                                        cpy;
161
[693]162    VciLocalCrossbar<vci_param_int>*                  int_xbar_d;
163   
[450]164    VciDspinInitiatorWrapper<vci_param_int,
165                             dspin_int_cmd_width,
[693]166                             dspin_int_rsp_width>*    int_wi_gate_d;
[450]167
168    VciDspinTargetWrapper<vci_param_int,
169                          dspin_int_cmd_width,
[693]170                          dspin_int_rsp_width>*       int_wt_gate_d;
[450]171
172    DspinLocalCrossbar<dspin_int_cmd_width>*          int_xbar_m2p_c;
173    DspinLocalCrossbar<dspin_int_rsp_width>*          int_xbar_p2m_c;
[468]174    DspinLocalCrossbar<dspin_int_cmd_width>*          int_xbar_clack_c;
[450]175
[693]176    VirtualDspinRouter<dspin_int_cmd_width>*          int_router_cmd;
[450]177    VirtualDspinRouter<dspin_int_rsp_width>*          int_router_rsp;
178
179    VciSimpleRam<vci_param_ext>*                      xram;
180
181    VciDspinTargetWrapper<vci_param_ext,
182                          dspin_ram_cmd_width,
183                          dspin_ram_rsp_width>*       xram_ram_wt;
[693]184   
[718]185    DspinRouter<dspin_ram_cmd_width>*                 ram_router_cmd;
186    DspinRouter<dspin_ram_rsp_width>*                 ram_router_rsp;
[450]187
[718]188    DspinLocalCrossbar<dspin_ram_cmd_width>*          ram_xbar_cmd;
189    DspinLocalCrossbar<dspin_ram_rsp_width>*          ram_xbar_rsp;
190   
191
[693]192    // IO Network Components (not instanciated in all clusters)
[450]193
194    VciIoBridge<vci_param_int,
195                vci_param_ext>*                       iob;
196
197    VciDspinInitiatorWrapper<vci_param_ext,
198                             dspin_ram_cmd_width,
199                             dspin_ram_rsp_width>*    iob_ram_wi;
[718]200
[450]201    // cluster constructor
[693]202    TsarIobCluster( sc_module_name                     insname,
[450]203                    size_t                             nb_procs,   
204                    size_t                             x,             // x coordinate
205                    size_t                             y,             // y coordinate
206                    size_t                             xmax,
207                    size_t                             ymax,
208
209                    const soclib::common::MappingTable &mt_int,
210                    const soclib::common::MappingTable &mt_ext,
211                    const soclib::common::MappingTable &mt_iox,
212
[959]213                    size_t                             x_width,   // x field  bits
214                    size_t                             y_width,   // y field  bits
215                    size_t                             l_width,   // l field  bits
216                    size_t                             p_width,   // p field  bits
[450]217
[718]218                    size_t                             int_memc_tgt_id,
219                    size_t                             int_xicu_tgt_id,
[972]220                    size_t                             int_mwmr_tgt_id,
[718]221                    size_t                             int_iobx_tgt_id,
222                    size_t                             int_proc_ini_id,
[972]223                    size_t                             int_mwmr_ini_id,
[718]224                    size_t                             int_iobx_ini_id,
[450]225
[718]226                    size_t                             ram_xram_tgt_id,
227                    size_t                             ram_memc_ini_id,
228                    size_t                             ram_iobx_ini_id,
[450]229
[718]230                    bool                               is_io,
231                    size_t                             iox_iobx_tgt_id,
232                    size_t                             iox_iobx_ini_id,
[450]233
234                    size_t                             memc_ways,
235                    size_t                             memc_sets,
236                    size_t                             l1_i_ways,
237                    size_t                             l1_i_sets, 
238                    size_t                             l1_d_ways,
[693]239                    size_t                             l1_d_sets,   
[450]240                    size_t                             xram_latency, 
[959]241                    size_t                             xcu_nb_hwi,
242                    size_t                             xcu_nb_pti,
243                    size_t                             xcu_nb_wti,
244                    size_t                             xcu_nb_irq,
[450]245
[972]246                    size_t                             coproc_type,
247
[959]248                    const Loader                       &loader,  // loader for XRAM
[450]249
250                    uint32_t                           frozen_cycles, 
251                    uint32_t                           start_debug_cycle,
252                    bool                               memc_debug_ok, 
253                    bool                               proc_debug_ok, 
254                    bool                               iob0_debug_ok ); 
255
[718]256  protected:
257
258    SC_HAS_PROCESS(TsarIobCluster);
259
260    void init();
261 
[450]262};
263
264}}
265
266#endif
[718]267
268// Local Variables:
269// tab-width: 3
270// c-basic-offset: 3
271// c-file-offsets:((innamespace . 0)(inline-open . 0))
272// indent-tabs-mode: nil
273// End:
274
275// vim: filetype=cpp:expandtab:shiftwidth=3:tabstop=3:softtabstop=3
276//
Note: See TracBrowser for help on using the repository browser.