Changeset 366


Ignore:
Timestamp:
Apr 12, 2013, 9:41:35 PM (12 years ago)
Author:
joannou
Message:

In vci_cc_vcache_wrapper v5,

  • now using the new generic_cache_tsar write_dir method (that does not affect the tag)
File:
1 edited

Legend:

Unmodified
Added
Removed
  • branches/v5/modules/vci_cc_vcache_wrapper/caba/source/src/vci_cc_vcache_wrapper.cpp

    r364 r366  
    12851285#endif
    12861286
    1287         r_icache.write_dir( 0,
    1288                             way,
     1287        r_icache.write_dir( way,
    12891288                            set,
    12901289                            CACHE_SLOT_STATE_ZOMBI );
     
    13961395m_cpt_icache_dir_write++;
    13971396#endif
    1398             r_icache.write_dir( 0,
    1399                                 r_icache_miss_way.read(),
     1397            r_icache.write_dir( r_icache_miss_way.read(),
    14001398                                r_icache_miss_set.read(),
    14011399                                CACHE_SLOT_STATE_ZOMBI );
     
    14911489m_cpt_icache_dir_write++;
    14921490#endif
    1493         r_icache.write_dir( 0,
    1494                             r_icache_miss_way.read(),
     1491        r_icache.write_dir( r_icache_miss_way.read(),
    14951492                            r_icache_miss_set.read(),
    14961493                            CACHE_SLOT_STATE_ZOMBI);
     
    19401937        if (r_icache_cc_need_write.read())
    19411938        {
    1942             r_icache.write_dir( 0,
    1943                                     r_icache_cc_way.read(),
     1939            r_icache.write_dir( r_icache_cc_way.read(),
    19441940                                    r_icache_cc_set.read(),
    19451941                                CACHE_SLOT_STATE_ZOMBI );
     
    21502146                               &cache_word,
    21512147                               &cache_state );
     2148
    21522149#ifdef INSTRUMENTATION
    21532150m_cpt_dcache_dir_read++;
     
    23702367                // checking processor mode:
    23712368                if ( (m_dreq.mode  == iss_t::MODE_USER) &&
    2372                      (xtn_opcode != iss_t:: XTN_SYNC) &&
     2369                     (xtn_opcode != iss_t::XTN_SYNC) &&
    23732370                     (xtn_opcode != iss_t::XTN_DCACHE_INVAL) &&
    23742371                     (xtn_opcode != iss_t::XTN_DCACHE_FLUSH) &&
     
    25772574                    // The read requests are taken only if there is no cache update.
    25782575                    // We request a VCI transaction to CMD FSM if miss or uncachable
     2576
    25792577                    if ( ((m_dreq.type == iss_t::DATA_READ))
    25802578                          and not r_dcache_updt_req.read() )
     
    35983596m_cpt_dcache_dir_write++;
    35993597#endif
    3600         r_dcache.write_dir( 0,
    3601                             way,
     3598        r_dcache.write_dir( way,
    36023599                            set,
    36033600                            CACHE_SLOT_STATE_ZOMBI );
     
    37343731m_cpt_dcache_dir_write++;
    37353732#endif
    3736             r_dcache.write_dir( 0,
    3737                                 way,
     3733            r_dcache.write_dir( way,
    37383734                                set,
    37393735                                CACHE_SLOT_STATE_ZOMBI );
     
    38713867m_cpt_dcache_dir_read++;
    38723868#endif
    3873         r_dcache.write_dir( 0,
    3874                             way,
     3869        r_dcache.write_dir( way,
    38753870                            set,
    38763871                            CACHE_SLOT_STATE_ZOMBI );
     
    46754670m_cpt_dcache_dir_write++;
    46764671#endif
    4677                 r_dcache.write_dir( 0,
    4678                                     way,
     4672                r_dcache.write_dir( way,
    46794673                                    set,
    46804674                                    CACHE_SLOT_STATE_ZOMBI );
     
    48774871                        r_dcache_vci_ll_req.read() or
    48784872                        r_dcache_vci_unc_req.read())
    4879                      or r_vci_cmd_imiss_prio.read() ) ;
     4873                     or r_vci_cmd_imiss_prio.read() );
     4874
    48804875
    48814876            // 1 - Data Read Miss
Note: See TracChangeset for help on using the changeset viewer.