Ignore:
Timestamp:
Dec 18, 2013, 11:33:50 AM (10 years ago)
Author:
cfuguet
Message:

Modification in vci_mem_cache:

  • The rerror_irq_enable register is also readeable
File:
1 edited

Legend:

Unmodified
Added
Removed
  • trunk/modules/vci_mem_cache/caba/source/src/vci_mem_cache.cpp

    r603 r605  
    6565        "TGT_CMD_WRITE",
    6666        "TGT_CMD_CAS",
    67         "TGT_CMD_ERROR",
    68         "TGT_CMD_CONFIG"
     67        "TGT_CMD_CONFIG",
     68        "TGT_CMD_ERROR"
    6969    };
    7070    const char *tgt_rsp_fsm_str[] =
     
    7676        "TGT_RSP_MULTI_ACK_IDLE",
    7777        "TGT_RSP_CLEANUP_IDLE",
     78        "TGT_RSP_TGT_CMD_IDLE",
    7879        "TGT_RSP_CONFIG_IDLE",
    79         "TGT_RSP_TGT_CMD_IDLE",
    8080        "TGT_RSP_READ",
    8181        "TGT_RSP_WRITE",
     
    8484        "TGT_RSP_MULTI_ACK",
    8585        "TGT_RSP_CLEANUP",
    86         "TGT_RSP_CONFIG",
    87         "TGT_RSP_TGT_CMD"
     86        "TGT_RSP_TGT_CMD",
     87        "TGT_RSP_CONFIG"
    8888    };
    8989    const char *cc_receive_fsm_str[] =
     
    15201520                                        break;
    15211521
     1522                                    case MEMC_RERROR_IRQ_ENABLE:
     1523                                        rdata = (uint32_t)
     1524                                            (r_xram_rsp_rerror_irq_enable.read()) ? 1 : 0;
     1525
     1526                                        break;
     1527
    15221528                                    default:
    15231529                                        error = 1;
Note: See TracChangeset for help on using the changeset viewer.