source: caseStudy_Huffmann/huffmann/huff_TMR/TMR.sim @ 105

Last change on this file since 105 was 105, checked in by cecile, 12 years ago

Hufmann case study
File size: 2.9 KB
RevLine 
[105]1.inputs  addr<0> addr<1> addr<2> addr<3> addr<4>
2.latches ch<0> ch<1> ch<2> ch<3> ch<4> ch<5> ch<6> ch<7> character<0> character<1> character<2> character<3> character<4> character<5> character<6> character<7> ci decoder.state<0> decoder.state<1> decoder.state<2> decoder.state<3> decoder.state<4> decoder.state<5> decoder.state<6> decoder.state<7> decoder.state<8> decoder.state<9> encoder.count<0> encoder.count<1> encoder.count<2> encoder.count<3> encoder.count<4> encoder.count<5> encoder.count<6> encoder.count<7> encoder.count<8> encoder.count<9> encoder.shiftreg1<0> encoder.shiftreg1<1> encoder.shiftreg1<2> encoder.shiftreg1<3> encoder.shiftreg1<4> encoder.shiftreg1<5> encoder.shiftreg1<6> encoder.shiftreg1<7> encoder.shiftreg1<8> encoder.shiftreg1<9> encoder.shiftreg2<0> encoder.shiftreg2<1> encoder.shiftreg2<2> encoder.shiftreg2<3> encoder.shiftreg2<4> encoder.shiftreg2<5> encoder.shiftreg2<6> encoder.shiftreg2<7> encoder.shiftreg2<8> encoder.shiftreg2<9> encoder.shiftreg3<0> encoder.shiftreg3<1> encoder.shiftreg3<2> encoder.shiftreg3<3> encoder.shiftreg3<4> encoder.shiftreg3<5> encoder.shiftreg3<6> encoder.shiftreg3<7> encoder.shiftreg3<8> encoder.shiftreg3<9>
3.outputs
4.initial 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0
5
6.start_vectors
7
8# addr<0> addr<1> addr<2> addr<3> addr<4> ; ch<0> ch<1> ch<2> ch<3> ch<4> ch<5> ch<6> ch<7> character<0> character<1> character<2> character<3> character<4> character<5> character<6> character<7> ci decoder.state<0> decoder.state<1> decoder.state<2> decoder.state<3> decoder.state<4> decoder.state<5> decoder.state<6> decoder.state<7> decoder.state<8> decoder.state<9> encoder.count<0> encoder.count<1> encoder.count<2> encoder.count<3> encoder.count<4> encoder.count<5> encoder.count<6> encoder.count<7> encoder.count<8> encoder.count<9> encoder.shiftreg1<0> encoder.shiftreg1<1> encoder.shiftreg1<2> encoder.shiftreg1<3> encoder.shiftreg1<4> encoder.shiftreg1<5> encoder.shiftreg1<6> encoder.shiftreg1<7> encoder.shiftreg1<8> encoder.shiftreg1<9> encoder.shiftreg2<0> encoder.shiftreg2<1> encoder.shiftreg2<2> encoder.shiftreg2<3> encoder.shiftreg2<4> encoder.shiftreg2<5> encoder.shiftreg2<6> encoder.shiftreg2<7> encoder.shiftreg2<8> encoder.shiftreg2<9> encoder.shiftreg3<0> encoder.shiftreg3<1> encoder.shiftreg3<2> encoder.shiftreg3<3> encoder.shiftreg3<4> encoder.shiftreg3<5> encoder.shiftreg3<6> encoder.shiftreg3<7> encoder.shiftreg3<8> encoder.shiftreg3<9> ;
9
100 0 0 0 0 ;
111 1 1 1 1 ;
120 0 0 0 0 ;
131 0 0 0 0 ;
140 0 0 0 0 ;
150 0 0 0 0 ;
160 0 0 0 0 ;
170 0 0 0 0 ;
180 0 0 0 0 ;
190 0 0 0 0 ;
200 1 0 0 0 ;
210 0 0 0 0 ;
220 0 0 0 0 ;
230 0 0 0 0 ;
240 0 0 0 0 ;
251 1 0 0 0 ;
260 0 0 0 0 ;
270 0 0 0 0 ;
280 0 0 0 0 ;
290 0 0 0 0 ;
300 0 1 0 0 ;
310 0 0 0 0 ;
320 0 0 0 0 ;
331 0 1 0 0 ;
340 0 0 0 0 ;
350 0 0 0 0 ;
360 0 0 0 0 ;
370 0 0 0 0 ;
380 1 1 0 0 ;
390 0 0 0 0 ;
400 0 0 0 0 ;
410 0 0 0 0 ;
420 0 0 0 0 ;
430 0 0 0 0 ;
440 0 0 0 0 ;
450 0 0 0 0 ;
Note: See TracBrowser for help on using the repository browser.