.inputs addr<0> addr<1> addr<2> addr<3> addr<4> .latches ch<0> ch<1> ch<2> ch<3> ch<4> ch<5> ch<6> ch<7> character<0> character<1> character<2> character<3> character<4> character<5> character<6> character<7> ci decoder.state<0> decoder.state<1> decoder.state<2> decoder.state<3> decoder.state<4> decoder.state<5> decoder.state<6> decoder.state<7> decoder.state<8> decoder.state<9> encoder.count<0> encoder.count<1> encoder.count<2> encoder.count<3> encoder.count<4> encoder.count<5> encoder.count<6> encoder.count<7> encoder.count<8> encoder.count<9> encoder.shiftreg1<0> encoder.shiftreg1<1> encoder.shiftreg1<2> encoder.shiftreg1<3> encoder.shiftreg1<4> encoder.shiftreg1<5> encoder.shiftreg1<6> encoder.shiftreg1<7> encoder.shiftreg1<8> encoder.shiftreg1<9> encoder.shiftreg2<0> encoder.shiftreg2<1> encoder.shiftreg2<2> encoder.shiftreg2<3> encoder.shiftreg2<4> encoder.shiftreg2<5> encoder.shiftreg2<6> encoder.shiftreg2<7> encoder.shiftreg2<8> encoder.shiftreg2<9> encoder.shiftreg3<0> encoder.shiftreg3<1> encoder.shiftreg3<2> encoder.shiftreg3<3> encoder.shiftreg3<4> encoder.shiftreg3<5> encoder.shiftreg3<6> encoder.shiftreg3<7> encoder.shiftreg3<8> encoder.shiftreg3<9> .outputs .initial 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 .start_vectors # addr<0> addr<1> addr<2> addr<3> addr<4> ; ch<0> ch<1> ch<2> ch<3> ch<4> ch<5> ch<6> ch<7> character<0> character<1> character<2> character<3> character<4> character<5> character<6> character<7> ci decoder.state<0> decoder.state<1> decoder.state<2> decoder.state<3> decoder.state<4> decoder.state<5> decoder.state<6> decoder.state<7> decoder.state<8> decoder.state<9> encoder.count<0> encoder.count<1> encoder.count<2> encoder.count<3> encoder.count<4> encoder.count<5> encoder.count<6> encoder.count<7> encoder.count<8> encoder.count<9> encoder.shiftreg1<0> encoder.shiftreg1<1> encoder.shiftreg1<2> encoder.shiftreg1<3> encoder.shiftreg1<4> encoder.shiftreg1<5> encoder.shiftreg1<6> encoder.shiftreg1<7> encoder.shiftreg1<8> encoder.shiftreg1<9> encoder.shiftreg2<0> encoder.shiftreg2<1> encoder.shiftreg2<2> encoder.shiftreg2<3> encoder.shiftreg2<4> encoder.shiftreg2<5> encoder.shiftreg2<6> encoder.shiftreg2<7> encoder.shiftreg2<8> encoder.shiftreg2<9> encoder.shiftreg3<0> encoder.shiftreg3<1> encoder.shiftreg3<2> encoder.shiftreg3<3> encoder.shiftreg3<4> encoder.shiftreg3<5> encoder.shiftreg3<6> encoder.shiftreg3<7> encoder.shiftreg3<8> encoder.shiftreg3<9> ; 0 0 0 0 0 ; 1 1 1 1 1 ; 0 0 0 0 0 ; 1 0 0 0 0 ; 0 0 0 0 0 ; 0 0 0 0 0 ; 0 0 0 0 0 ; 0 0 0 0 0 ; 0 0 0 0 0 ; 0 0 0 0 0 ; 0 1 0 0 0 ; 0 0 0 0 0 ; 0 0 0 0 0 ; 0 0 0 0 0 ; 0 0 0 0 0 ; 1 1 0 0 0 ; 0 0 0 0 0 ; 0 0 0 0 0 ; 0 0 0 0 0 ; 0 0 0 0 0 ; 0 0 1 0 0 ; 0 0 0 0 0 ; 0 0 0 0 0 ; 1 0 1 0 0 ; 0 0 0 0 0 ; 0 0 0 0 0 ; 0 0 0 0 0 ; 0 0 0 0 0 ; 0 1 1 0 0 ; 0 0 0 0 0 ; 0 0 0 0 0 ; 0 0 0 0 0 ; 0 0 0 0 0 ; 0 0 0 0 0 ; 0 0 0 0 0 ; 0 0 0 0 0 ;