| 1 | {{{ |
| 2 | #!html |
| 3 | <h1> TP11 VLSI : Analyse de timing</h1> |
| 4 | }}} |
| 5 | [[PageOutline]] |
| 6 | == Objectifs == |
| 7 | * Utiliser les outils d'analyse statique de ''timing''. |
| 8 | * Optimisation de votre circuit |
| 9 | == Exercice(s) == |
| 10 | === Exercice 1-Analyse temporelle du bloc "Accu" === |
| 11 | En partant du fichier ''accu.ap '' fourni en annexe, vous allez effectuer différentes étapes pour obtenir l'analyse temporelle de ce bloc. |
| 12 | |
| 13 | Dans un premier temps , il est nécessaire d'avoir la 'vue logique' au niveau transistors de votre circuit. On spécifie la technologie utilisée par |
| 14 | {{{ |
| 15 | >export RDS_TECHNO_NAME=/users/soft/techno/labo/035/extract/prol0.35.rds |
| 16 | }}} |
| 17 | pour l'extraction on spécifie les formats désirés par |
| 18 | {{{ |
| 19 | >export MBK_IN_PH=ap |
| 20 | >export MBK_OUT_LO=al |
| 21 | }}} |
| 22 | l'extraction de ''netlist'' est obtenue en utilisant l'outil '''cougar''', n'oubliez pas de consulter le man ! |