{{{
#!html
<h1> TP11 VLSI : Analyse de timing</h1>
}}}
[[PageOutline]]
== Objectifs ==
 * Utiliser les outils d'analyse statique de ''timing''.
 * Optimisation de votre circuit
== Exercice(s) ==
=== Exercice 1-Analyse temporelle du bloc "Accu" ===
En partant du fichier ''accu.ap '' fourni en annexe, vous allez effectuer différentes étapes pour obtenir l'analyse temporelle de ce bloc.

Dans un premier temps , il est nécessaire d'avoir la 'vue logique' au niveau transistors de votre circuit. On spécifie la technologie utilisée par 
{{{
>export RDS_TECHNO_NAME=/users/soft/techno/labo/035/extract/prol0.35.rds
}}}
pour l'extraction on spécifie les formats désirés par 
{{{
>export MBK_IN_PH=ap
>export MBK_OUT_LO=al
}}}
l'extraction de ''netlist'' est obtenue en utilisant l'outil '''cougar''', n'oubliez pas de consulter le man !