{{{
#!html
<h1> TP1 VLSI : Modélisation et simulation VHDL </h1>
}}}
[[PageOutline]]
== Objectifs ==
 * Un premier objectif est de décrire en langage ''VHDL'' et de simuler un petit circuit dont le schéma est fourni.
 * Dans un second temps, vous allez décrire et simuler un second circuit , dont une spécification assez abstraite vous est fournie.
 * Pour simuler vos circuits vous allez utiliser l'outil '''asimut''' distribué avec la chaîne de CAO '''ALLIANCE'''.
===