{{{
#!html
<h1> TP1 VLSI : Ecriture du modèle VHDL de l'AMD2901</h1>
}}}
[[PageOutline]]
== Objectifs ==
  * En partant d'une spécification "papier" décrire le modèle VHDL d'un circuit.

Il est nécessaire que tous les groupes utilisent les mêmes noms de connecteurs et de signaux internes afin de pouvoir échanger les vecteurs de test.
{{{
ENTITY amd IS
PORT (
       cke       : IN BIT;
       i         : IN BIT_VECTOR (8 DOWNTO 0);
       a         : IN BIT_VECTOR (3 DOWNTO 0);
       b         : IN BIT_VECTOR (3 DOWNTO 0);
       d         : IN BIT_VECTOR (3 DOWNTO 0);
       noe       : IN BIT;
       r0        : INOUT MUX_BIT BUS;
       r3        : INOUT MUX_BIT BUS;
       q0        : INOUT MUX_BIT BUS;
       q3        : INOUT MUX_BIT BUS;
       ovr       : OUT BIT;
       zero      : OUT BIT;
       signe     : OUT BIT;
       np        : OUT BIT;
       ng        : OUT BIT;
       cin       : IN BIT;
       cout      : OUT BIT;
       y         : OUT MUX_VECTOR (3 DOWNTO 0) BUS;
       vddi      : IN BIT;
       vssi      : IN BIT
       vdde      : IN BIT;
       vsse      : IN BIT
     );
END amd;
}}}

Tout d'abord vous recopierez dans votre répertoire le squelette du modèle de l`'''AMD2901''' qui se trouve dans le répertoire 

~jeanlou/VLSI2006-2007/TD-TME/S4/

== Exercices ==

=== Exercice 1-VHDL ===
==== Question 1 ====
Quelle est la différence entre l'assignation simple et l'assignation avec condition ? 
==== Question 2 ====
Dans l`''' AMD2901''' décrit en cours, quels sont les signaux qui ne sont pas affectés systématiquement lorsque les valeurs d'entrée sont modifiées? pourquoi?
==== Question 3 ====
Comment décrit on ces signaux en '''VHDL'''? quel est le type correspondant?