| | 1 | {{{ |
| | 2 | #!html |
| | 3 | <h1> TP9 VLSI : Description structurelle des 5 blocs de l'AMD2901</h1> |
| | 4 | }}} |
| | 5 | [[PageOutline]] |
| | 6 | == Objectifs == |
| | 7 | * Dans un premier temps, réaliser la description structurelle de '''muxs''',l''''alu''' et la '''ram''' en utilisant '''stratus'''. |
| | 8 | * Dans un second temps réaliser la description structurelle de l''''accu''' en utilisant la synthèse logique. |
| | 9 | == Exercice(s) == |
| | 10 | === Exercice 1-Vue structurelle du coeur,et des blocs muxs alu et ram |
| | 11 | ==== Question 1 ==== |
| | 12 | En vous inspirant de ce que vous avez écrit pour le multiplexeur d'entrée, écrivez le fichier ''muxs.py'' correspondant à la description en portes de '''SXLIB''' du multiplexeur de sortie. |
| | 13 | ==== Question 2 ==== |
| | 14 | Retirez laligne correspondant à '''muxs''' dans le fichier '''CATAL''' et vérifiez la validité de votre ''netlist'' en resimulant l'intégralité de votre circuit. |
| | 15 | ==== Question 3 ==== |
