{{{
#!html
<h1> TP9 VLSI : Description structurelle des 5 blocs de l'AMD2901</h1>
}}}
[[PageOutline]]
== Objectifs ==
 * Dans un premier temps, réaliser la description structurelle de  '''muxs''',l''''alu''' et la '''ram''' en utilisant '''stratus'''.
 * Dans un second temps réaliser la description structurelle de l''''accu''' en utilisant la synthèse logique.
== Exercice(s) ==
=== Exercice 1-Vue structurelle du coeur,et des blocs muxs alu et ram
==== Question 1 ====
En vous inspirant de ce que vous avez écrit pour le multiplexeur d'entrée, écrivez le fichier ''muxs.py'' correspondant à la description en portes de '''SXLIB''' du multiplexeur de sortie.
==== Question 2 ====
Retirez laligne correspondant à '''muxs''' dans le fichier '''CATAL''' et vérifiez la validité de votre ''netlist'' en resimulant l'intégralité de votre circuit.
==== Question 3 ====
Soit le schéma de l'''alu'' suivant :
[[Image(alu.jpeg, nolink)]]