Etat civil
Roselyne CHOTIN-AVOT
Née le 21 mai 1974 (43 ans)
Nationalité française
Mariée, 2 enfants
Coordonnées professionnelles
UPMC/LIP6/SoC/CIAN | Roselyne.Chotin-Avot@lip6.fr |
Couloir 24-25 pièce 406 - BC 167 | tel : 01.44.27.65.28 |
4 place Jussieu | fax : 01.44.27.39.88 |
75252 Paris cedex 5 - France | http://www-soc.lip6.fr/users/roselyne.chotin-avot |
Parcours
2016 | Habilitation à Diriger des Recherches - UPMC/LIP6
Contributions à l'exploration d'architectures matérielles prototypage rapide
Rapporteurs : Florent De Dinechin, Matteo Sonza Reorda, Arnaud Tisserand
Examinateurs : Lirida Naviner, Guy Gogniat, Jean Claude Bajard, Habib Mehrez
|
2004- | Maître de Conférences - UPMC
Recherche
Laboratoire d’informatique de Paris6 (LIP6)
Département Systèmes sur Puce (SoC)
Equipe Circuits Intégrés Numériques et Analogiques (CIAN)
Enseignement
Polytech Paris-UPMC filière Electronique Informatique Systèmes Embarqués (Polytech Paris-UPMC EISE)
Master d’informatique spécialité Systèmes Electroniques Systèmes Informatiques (Master Informatique SESI)
|
2002-2004 | Attaché Temporaire d’Enseignement et de Recherche (ATER)
UPMC/LIP6/SoC – Polytech Paris-UPMC
|
1999-2003 | Doctorat informatique - UPMC/LIP6/SoC/CIAN
Architectures matérielles pour l’arithmétique stochastique discrète
Rapporteurs : Alain Guyot, Jean-Michel Muller
Examinateurs : Jean Vignes, Jean-Luc Lamotte, Eric Martin, Alain Greiner
Directeur : Habib Mehrez
|
1999 | DEA Architecture des Systèmes Intégrés et Micro-Electronique - UPMC mention bien
Macro-générateur paramétrable de Transformée Cosinus Discrète (DCT)
Encadrants : Yannick Dumonteix et Habib Mehrez
|
1998 | Maîtrise d’informatique, spécialité architecture - UPMC mention assez-bien |
1997 | Licence d’informatique - UPMC mention assez-bien |
1995 | DEUG Sciences et Structure de la Matière - UPMC |
1993 | Baccalauréat C - Lycée Jacques Prévert, 92 Boulogne Billancourt |
Recherche
Thèmes
- Outils de conception :
- Génération d’architectures matérielles de chemins de données
- Algorithmes d’optimisation de chemins de données arithmétiques utilisant l’arithmétique redondante
- Plateforme de spécification pour bibliothèques de composants matériels (IPs)
- Configuration et débogage d’architectures reconfigurables
- Architectures matérielles :
- Bibliothèque d’opérateurs arithmétiques utilisant différents systèmes de numération (virgule fixe, flottante, corps finis)
- Opérateurs optimisés pour la cryptographie, le traitement du signal et de l’image
- FPGA tolérant aux défauts de fabrication
Encadrement
2005-2009 | Sophie Belloeil
Optimisation automatique des chemins de données arithmétiques par l’utilisation des systèmes de numération redondants
Direction : Habib Mehrez
Taux d’encadrement : 80
Situation actuelle : maître de conférences université Montpellier 2
Publications :
|
2011-2014 | Jung Kyu Chae
Environnement de conception automatisée de SoC
Direction : Habib Mehrez
Taux d’encadrement : 50
Situation actuelle : ingénieur de recherche chez LG Electronics
Publications :
|
2011-2015 | Adrien Blanchardon
Synthèse d’architectures de circuits FPGA tolérants aux défauts
Direction : Habib Mehrez
Taux d’encadrement : 80
Situation actuelle : ingénieur
Publications :
|
2011-2014 | Karim Abdellatif
Architectures matérielles pour la cryptographie
Direction : Habib Mehrez
Taux d’encadrement : 80
Situation actuelle : Postdoctorant au Centre Microélectronique de Provence
Publications :
|
Master2 | une dizaine |
Master1 | une vingtaine |
Projets
Système embarqué numériquement stable pour la régulation par vision de la vitesse d’un hélicoptère en vol
Financeur : LIP6
Partenaire : LIP6/PEQUAN
Montant : 16k
|
Etude de la qualité de services (QoS) pour les architectures Crypto-processeurs
Financeur : CMCU
Partenaire : Falculté de Sciences de Monastir (Tunisie)
| Montant : 15k
|
Implantation sur puce de filtrages particulaires optimaux
Financeur : LIP6
Partenaire : LIP6/PEQUAN
Montant : 11k
|
Développement d’un outil de traitement de l’information quantique
Financeur : CNRS/DGRTT
Partenaire : Falculté de Sciences de Monastir (Tunisie)
Montant : 15k
|
Architectures matérielles pour la cryptographie
Financeur : LIP6
Partenaire : LIP6/CalSci
Montant : 11k
|
Environnement de conception automatisé pour SoC
Financeur : ST Microelectronics, ANRT (thèse CIFRE)
Montant : 30k
|
Robust FPGA : Conception d’un FPGA tolérant aux défauts
Financeur : ANR
Partenaire : LTCI, TIMA
Montant : 360k
|
Authentification de bitstream
Financeur : CEA-DAM
Montant : 50k
|
Synthèse de circuits utilisant l’arithmétique virgule fixe
Financeur : LIP6
Partenaire : LIP6/PEQUAN
Montant : 6k
|
WASGA SERVER : Accélérateur à base de FPGA pour le prototypage rapide de système sur puce
Financeur : BPI France
Partenaire : ReFLEX CES Sas, Bull Sas, CEA-List
Montant : 340k
|
Production scientifique
- Publications
- 6 revues internationales
- 33 conférences internationales avec actes
- 6 conférences nationales avec actes
- Logiciels
- Stratus diffusé au sein de la plateforme Coriolis : http://soc- extras.lip6.fr/en/coriolis/
- Bibliothèque ArithLib : http://www-soc.lip6.fr/recherche/cian/aner/arithmetique/arithlib/
Enseignement
- Langages de programmation :
- C ([responsable d’UE, cours, TD, TP)
- Java (responsable d’UE, cours, TD, TP)
- Assembleur MIPS (responsable d’UE, cours, TD, TP)
- GTK (responsable d’UE, cours, projet)
- Python (cours, TD, TP)
- VHDL (TD, TP)
- Conception VLSI (responsable d’UE, cours, TD, TP)
- Architecture des ordinateurs (responsable d’UE, cours, TD, TP)
- Projets systèmes embarqués (responsable d’UE, projet)
Charges collectives
- Polytech Paris-UPMC
- Coordinatrice d’année spécialité EISE (2006-)
- Elue au Conseil des Etudes et de la Vie de l’Ecole (CEVE) (2006-2010)
- Elue à la commission du personnel enseignant (2010-)
- Membre nommée à la commission du personnel IATSS (2016-)
- Autres
- Organisation des séminaires du département SoC (2010-2011)
- Elue dans le groupe d’experts 27e section de l’UPMC (2011-2015)
- Participation à des Comités de Sélection (2012-2014)
- Participation à l’organisation de FDL 2013
- Relectrice pour : IET Circuits, Devices and Systems; ASP Journal of Low Power Electronics (JOLPE); NEW Circuits And Systems conference (NEWCAS); European Symposium on Reliability of Electron Devices, Failure Physics and Analysis (ESREF); IEEE International Conference on Electronics, Circuits and Systems (ICECS)
Formations suivies
- Management
- cohésion d’équipe, organisation et performance
- animation, communication et conduite du changement
- accompagner et encadrer un projet doctoral
- Pédagogie
- découverte de l’apprentissage actif et sensibilisation à la réflexion pédagogique
- conception systématique et raisonnée de dispositifs de formation