Projets SESI – Année 2024-2025


Qu'est-ce qu'un projet SESI ? Comment s'inscrire ?


Un projet SESI est un projet de recherche qui se déroule au second semestre. Il est optionnel et peut remplacer un autre module. Il s'adresse aux étudiants de M1 de la spécialité SESI. Un projet correspond à environ 15 à 20 jours de travail individuel.

Attention : nouveau reglement cette annee !

L'attribution d'un projet n'est pas garantie. L'encadrant(e) décide librement de l'acceptation ou pas du candidat/de la candidate. Une inscription en module projet SESI n'est possible que si au préalable l'étudiant et l'encadrant ont passé accord, et en ont informé par e-mail la responsable du module. La date limite de cet accord est la date d'ouverture des inscriptions pédagogiques en S2.
Cette date passée, plus aucune inscription ne sera possible. Il n'est pas non plus possible de se joindre à un projet ayant déjà demarré. Les projets doivent débuter au plus tard début février 2025, et se terminent fin mai/début juin. Les soutenances auront lieu en même moment que les examens du second semestre, il n'y aura aucune exception possible.

Un effectif de 2 a 3 étudiants par projet est idéal, tant que les taches individuelles sont clairement distinguées. Le nombre de places est limité à 10-15 en total.
Nouveauté : vu le très faible nombre de projets proposés, et un déséquilibretrè important entre enseignants qui en proposent régulièrement et ceux qui ne s'impliquent pas (à savoir l'encadrement est très mal remunéré), cette année les étudiants sont priés de prendre directement contact ave les encadrants souhaités. Il n'y aura pas les projets proposés "à la carte" et des sujets ne seront affichés sur cette page uniquement si un enseignant le souhaite, n'ayant pas trouvé preneur pour son sujet.
Les PSESI ne sont en aucun cas remunérés.

Date limite pour l'attribution (ensuite, aucune equipe projet ne sera plus acceptee) : TBD fin janvier


Les transparents de la présentation sont accessibles ici. Une autre présentation contenant des conseils pour la préparation de la soutenance est disponible ici.


Évaluation du projet SESI


L'évaluation du projet SESI s'effectue en deux étapes :
  1. Spécification du projet (30%), lors d'une soutenance en Mars.
  2. Réalisation du projet (70%), lors d'une soutenance finale fin Mai/début juin.
Les soutenances de spécification auront lieu en mars dans le cadre des partiels de mi-semestre et seront, si nécessaire, regroupés sur plusieurs demi-journées.
L'évaluation de chacune de ces deux étapes est composée de trois notes :
Cette note sera à son tour pondéré 90% avec la note de recherche bibliographique attribue par le Pôle formation de la BUPMC pour donner la note finale du module.

Présoutenance et soutenance

À la fin de l'étape de spécification, l'étudiant doit montrer qu'il a bien cerné le sujet proposé ; il doit notamment être capable de : En fin de projet, l'étudiant rappelle ces différents points et présente en plus :

Évaluation de l'encadrant

L'encadrant évalue les capacités de l'étudiant à traiter le projet proposé : autonomie, initiative, qualité de la spécification et de la réalisation.

Rapport de soutenance et rapport de projet

Le rapport de spécification et le rapport de projet doivent être rédigés avec soin, dans un français intelligible et sans faute d'orthographe. Ils contiennent les différentes rubriques décrites ci-dessus. Les schémas et figures doivent être commentés. Les rapports doivent être adressés par email à Daniela Genius une semaine avant la pré-soutenance ou la soutenance. À titre indicatif, le rapport de spécification comprend une dizaine de pages et détaille les rubriques suivantes : À titre indicatif, le rapport de projet comprend une vingtaine de pages. Il reprend les rubriques du rapport de spécification (en y apportant les améliorations qui vous aurons été suggérées lors de la présoutenance), et décrit en plus les deux rubriques :
En cas d'enseignement à distance, la soutenance sera remplacée par l'envoi d'une présentation, dont les modalités (jeu de diapositives, vidéo, visioconférence) seront encore à préciser avec les responsables du Master SESI.
sujets de l'année dernière

Liste des sujets 2024/2025 - cette liste est susceptible d'évoluer

Contrôle des LED ARGB dans le nouveau cluster de calcul DAL3K
encadrants: Adrien Cassagne et Franck Wajsbürt (projet pour 2 étudiants)
projet attribué à Clément Hondemarck et Yujia Sun

Développement de drivers pour la gestion des ports parallèles et écran LCD
encadrant : Khalil Hachicha (projet pour 2 étudiants)
sujet attribué à Yasser AHMANE

Sécurisation des circuits intégrés contre le piratage
encadrant : Alàn Rodrigo Diaz Rizo (projet pour 2 étudiants)
projet attribué à Haoran ZHANG, Wenyu XIE, et Ahmed SHINDALA

kshell : kO6 shell
encadrant : Franck Wajsbürt (projet pour 1 ou 2 étudiants)
projet attribué à Marco Leon et Lili Zheng

kfs1 : kO6 file system minimaliste
encadrant : Franck Wajsbürt (projet pour 1 ou 2 étudiants)

BLE : Application de configuration pour ESP32
encadrant : Franck Wajsbürt (projet pour 1 ou 2 étudiants)

Analyse des effets de fautes sur l’exécution de programmes
encadrante : Emmanuelle Encrenaz (projet pour 1 ou 2 étudiants)

Operateur a developper en VHDL encadrant : Pirouz Bazargan-Sabet
projet attribué à Emmanuella Sakina et Maëla Debrie

Les soutenances de spécification se tiendront lundi 3 mars à 13h45 en 24/25-305

13h45
Sécurisation des circuits intégrés contre le piratage
encadrant : Alàn Rodrigo Diaz Rizo
Haoran ZHANG, Wenyu XIE, et Ahmed SHINDALA
14h15
Operateur a developper en VHDL
encadrant : Pirouz Bazargan-Sabet
Emmanuella Sakina et Maëla Debrie
14h45
Contrôle des LED ARGB dans le nouveau cluster de calcul DAL3K
encadrants: Adrien Cassagne et Franck Wajsbürt
Clément Hondemarck et Yujia Sun
15h15 (reporté à mardi 4 mars 15h)
Développement de drivers pour la gestion des ports parallèles et écran LCD
encadrant : Khalil Hachicha
Yasser AHMANE

Les soutenances finales tiendront vendredi 16 mai à 14h15 en 24/25-305

14h15
Sécurisation des circuits intégrés contre le piratage (+demo)
encadrant : Alàn Rodrigo Diaz Rizo
Haoran ZHANG, Wenyu XIE, et Ahmed SHINDALA
15h15
Operateur a developper en VHDL
encadrant : Pirouz Bazargan-Sabet
Emmanuella Sakina et Maëla Debrie
15h45
Contrôle des LED ARGB dans le nouveau cluster de calcul DAL3K
encadrants: Adrien Cassagne et Franck Wajsbürt
Clément Hondemarck et Yujia Sun
16h15
Développement de drivers pour la gestion des ports parallèles et écran LCD
encadrant : Khalil Hachicha
Yasser AHMANE

Date de dernière mise à jour :