TP2 : Modélisation Structurelle VHDL

Objectifs

Le but de cette seconde séance de TP est d'utiliser le langage VHDL pour décrire, puis simuler une description structurelle du composant addaccu.

Le but final est d'aboutir à une description structurelle du composant addacu qui soit un schéma en portes logiques, utilisant une bibliothèque de cellules pré-caractérisées. Ceci sera fait dans le TP3.

Dans ce TP2, nous allons franchir une étape intermédiaire, en décomposant le circuit addaccu en trois sous-blocs fonctionnels : le bloc mux, le bloc adder, et le bloc accu.

Un deuxième objectif de ce TP2 est d'introduire le langage de description de stimuli genpat.

A) Génération procédurale des stimuli

Dans le TP1, vous avez écrit "a la main" le fichier stimuli.pat décrivant les valeurs à appliquer sur les entrées du circuit. Cette méthode est assez fastidieuse, et elle est source d'erreurs. Pour faciliter la description des scénarios de simulation, vous pouvez utiliser le langage genpat, qui est un ensemble de fonctions écrites en langage C, et qui apporte au concepteur de circuit toute la puissance d'expression du langage C (boucles, expression conditionnelles, etc.) pour décrire les scénarios de simulation.

On rappelle que vous pouvez obtenir des informations détaillées sur n'importe quel outil de la chaîne de CAO ALLIANCE en tapant (par exemple) la commande :

>man genpat

Les noms des fonctions du langage genpat sont en majuscules. La fonction la plus importante est la fonction AFFECT() qui permet d'assigner une nouvelle valeur à un signal particulier X à une certaine date T. Cette fonction permet donc de spécifier des événements. Chaque fonction du langage genpat possède son propre man :

>man AFFECT

Il faut donc écrire un fichier new_stimuli.c respectant la syntaxe du langage C, et c'est l'exécution de ce programme C qui générera le fichier new_stimuli.pat utilisable par asimut. Pour génére le fichier new_stimuli.pat il faut lancer la commande :

>genpat new_stimuli

Il est recommandé d'écrire une fonction C indépendante pour le signal d'horloge, qui est très régulier (on conservera une période de 10 ns, avec un rapport cyclique de 50%).

Vérifiez que le fichier new_stimuli.pat généré correspond à ce que vous attendez en utilisant l'outil de visualisation de chronogrammes xpat.

>xpat new_stimuli

Validez votre fichier de stimuli en simulant son exécution sur le modèle comportemental du composant addaccu provenant du TP1 :

>asimut -b -zd addacu new_stimuli new_result

L'option -zd signifie que vous souhaitez que asimut effectue une simulation zéro-délay : même si la description comportementale contient des constructions AFTER, celles-ci ne seront pas prises en compte.

B) Description structurelle au niveau blocs

On va maintenant décrire le composant addaccu comme l'instanciation de trois blocs fonctionnels : le bloc mux, le bloc adder, et le bloc accu.

• Le bloc adder est un additionneur 4 bits (2 mots de 4 bits en entrée, un mot de 4 bits en sortie).
• Le bloc mux est un multiplexeur 4 bits qui sélectionne un mot de 4 bits parmi 2 mots de 4 bits.
• Le bloc accu est un registre 4 bits constitué de 4 bascules à échantillonnage sur front montant de CK.

Puisqu'il s'agit d'une description structurelle, le fichier VHDL comportera l'extension .vst (Vhdl STructurel)

Bien que le langage VHDL permette en principe de décrire un composant matériel en "mélangeant" dans une même description des assignations concurrentes et des instanciations, nous n'utiliserons pas cette possibilité :

• Une description comportementale data-flow (de type .vbe) ne contient que des assignations concurrentes.
• Une description structurelleIle (de type .vst) ne contient que des instanciations d'autres composants.

La construction VHDL qui permet d'instancier un composant dans un autre est la construction "PORT MAP". Pour écrire le fichier addaccu.vst, Vous avez intérêt à consulter le man du format .vst :

>man vst

C) Modélisation comportementale des blocs et simulation

Pour chacun des trois blocs, il faut maintenant écrire un modèle VHDL comportemental. Vous devez donc écrire les trois : adder.vbe, mux.vbe, et accu.vbe.

Vous pouvez évidemment vous inspirer du style d'écriture VHDL utilisé dans le fichier addaccu.vbe pour écrire ces trois fichiers.

Le simulateur asimut, comme tous les simulateurs VHDL est capable de simuler aussi bien une description comportementale (telle que le fichier addaccu.vbe) qu'une description structurelle (telle que le fichier addacu.vst), a condition que les modèles comportementaux des blocs instanciés soient disponibles.

Dans le cas d'une description structurelle, certains blocs instanciés peuvent être eux-mêmes décrits de façon structurelle. On parle alors de description hiérarchique "multi-niveaux", et le nombre de niveaux peut être quelconque. Il faut donc indiquer au simulateur quels sont les blocs "terminaux", pour lesquels il existe une description comportementale. Le simulateur asimut trouve cette information dans le fichier CATAL. Ce fichier est un fichier texte contenant les noms des blocs terminaux (un composant par ligne), suivi de la lettre C :

adder C
accu C
mux C

Ce fichier CATAL doit se trouver dans le répertoire de travail.

Vous pouvez maintenant appliquer sur cette description structurelle les stimuli définis dans la partie A :

>asimut -zd addaccu new_stimuli new_result

L'absence de l'option -b indique au simulateur qu'il s'agit d'une description structurelle, et qu'il doit utiliser le fichier CATAL.

Vous devez obtenir les mêmes résultats de simulation que dans la partie "simulation zero-delay" du TP1.

Compte-rendu

Il vous est demandé un rapport d'une page, au format .pdf. Les différents