| 1 | {{{ |
| 2 | #!html |
| 3 | <h1> TP3 : Bibliothèque de cellules pré-caractérisées </h1> |
| 4 | }}} |
| 5 | [[PageOutline]] |
| 6 | |
| 7 | = Objectifs = |
| 8 | |
| 9 | Le principal objectif de ce TP3 est d'utiliser le langage VHDL pour écrire une description |
| 10 | structurelle hiérarchique multiniveaux utilisant les cellules d'une bibliothèque de cellules |
| 11 | précaractérisées. |
| 12 | |
| 13 | Pour cela, nous allons continuer à décomposer les trois blocs '''adder''', '''mux'' et '''accu''', |
| 14 | définis dans le TP2, en sous blocs, et nous allons finalement décrire chacun des sous-blocs |
| 15 | comme une interconnexion de portes de bases, fournies par une bibliothèque de cellules |
| 16 | pré-caractérisées (en anglais "standard cells library"). |
| 17 | |
| 18 | Une cellule précaractérisée est une fonction élémentaire pour laquelle on dispose |
| 19 | des différentes "vues" permettant son utilisation par des outils CAO: |
| 20 | * vue ''physique'' : dessin des masques de fabrication |
| 21 | * vue ''logiqu'' : schéma en transistors |
| 22 | * vue ''comportementale'' : description VHDL (par exemple) |
| 23 | |
| 24 | On dit que ces cellules sont précaractérisées, car on connait leurs caractéristiques physiques: |
| 25 | * surface occupée |
| 26 | * consommation |
| 27 | * temps de propagation |
| 28 | |
| 29 | = A) bibliothèque SXLIB = |
| 30 | |
| 31 | = B) Schéma des blocs = |
| 32 | |
| 33 | = C) simulation zero-delay |
| 34 | |
| 35 | = D) simulation temporelle = |
| 36 | |
| 37 | = Compte-Rendu = |