9 | | Le but de cette séance est de vous apprendre à déboger un circuit qui sera réutilisé dans les TP suivants. L'intérêt est donc double: |
10 | | * Au niveau de l'état d'esprit: vous apprendre, par la pratique, la méthodologie du débogage. Cela vous resservira toujours étant donné que la découverte des erreurs est universelle et touche également des domaines autres que l'informatique ou l'électronique. |
11 | | * Au niveau des connaissances techniques: vous faire découvrir (ou revoir) un circuit ayant été déployé dans l'industrie qui sera réutilisé dans les TP suivants. |
| 9 | Le but de cette séance est de vous apprendre à déboguer le modèle comportemental d'un circuit qui sera réutilisé dans les TP suivants. L'intérêt est donc double: |
| 10 | * Vous apprendre, par la pratique, les méthodes de débogage. |
| 11 | * Vous inciter à analyser en détail les fonctionnalités du circuit Am2901. |
| 12 | |
15 | | Pour explorer toutes les fonctionnalités du circuit, vous devez, au cours de cette séance, valider |
16 | | la vue comportementale qui vous sera fournie. (Deux fichiers .vbe par binôme ). Vous |
17 | | trouverez la DATA SHEET de ce circuit en bas de la page. |
| 16 | Vous devez, au cours de cette séance, analyser et corriger |
| 17 | les deux modèles comportementaux qui vous sont fournis. (deux fichiers .vbe par binôme ). |
| 18 | Dans chaque modèle, un bug a été délibérément introduit, et le travail consiste donc |
| 19 | à localiser, puis à corriger ce bug. |
| 20 | Pour vous aider dans ce travail, vous trouverez la DATA SHEET "officielle" du circuit Am2901 en bas de la page. |
27 | | quelques différences par rapport à la spécification fournie : |
28 | | * La RAM est modélisée par un banc de registres à triple accès (un accès en écriture, |
29 | | deux accés en lecture). Ceci implique que les lectures et les écritures mémoire se |
30 | | font sur front montant du signal d'horloge ck. |
| 28 | quelques différences par rapport à la spécification définie par la DATA SHEET, mais ces différences ne constituent pas des bugs : |
| 29 | * La RAM de 16 mots de 4 bits est modélisée par un banc de registres à triple accès (un accès en écriture, |
| 30 | deux accés en lecture). Les écritures se font sur front montant du signal d'horloge ck. |