| 17 | | La RAM est modélisée par un banc de registres à triple accès (un accès en écriture, |
| 18 | | deux accés en lecture). Ceci implique que les lectures et les écritures mémoire se |
| 19 | | font sur front montant du signal d'horloge ck. |
| 20 | | Les drapeaux np et ng sortent la valeur '1' pour les opérations logiques. |
| | 17 | - La RAM est modélisée par un banc de registres à triple accès (un accès en écriture, |
| | 18 | deux accés en lecture). Ceci implique que les lectures et les écritures mémoire se |
| | 19 | font sur front montant du signal d'horloge ck. |
| | 20 | - Les drapeaux np et ng sortent la valeur '1' pour les opérations logiques. |